[发明专利]薄膜晶体管阵列基板及其制作方法

说明书

技术领域

本发明涉及一种有源元件阵列基板及其制作方法，尤其涉及一种薄膜晶体管阵列基板及其制作方法。

背景技术

一般而言，液晶显示面板主要是由一有源元件阵列基板、一对向基板以及一夹于有源元件阵列基板与对向基板之间的液晶层所构成，其中有源元件阵列基板可分为显示区(display region)与非显示区(non-display region)，其中在显示区上配置有以阵列排列的多个像素单元，而每一像素单元包括薄膜晶体管(TFT)以及与薄膜晶体管连接的像素电极(pixel electrode)。此外，在显示区内配置有多条扫描线(scan line)与数据线(data line)，每一个像素单元的薄膜晶体管是与对应的扫描线与数据线电性连接。在非显示区内则配置有信号线、源极驱动器(source driver)以及栅极驱动器(gate driver)。

当液晶显示面板欲显示图像画面时，其必须通过栅极驱动器来依序开启显示面板内的每一列像素，且每一列像素在开启的时间内会对应的接收源极驱动器所提供的数据电压。如此一来，每一列像素中的液晶分子就会依据其所接收的数据电压而作适当的排列。

另一方面，随着液晶显示面板的解析度提升，液晶显示器必须增加栅极驱动器与源极驱动器的使用数目来配合解析度的提升，且栅极驱动器与源极驱动器的使用数目增加会让非显示区(或称为边框)的面积变大。

现行技术可借由像素设计搭配驱动方法的变更来缩减数据线的数量，例如两行像素共用一条数据线，并且可将节省下来的布局空间用来设置扫描信号传递线，以符合窄边框的需求。此外，为了提高像素的开口率，会使像素内的储存电容电极与扫描信号传递线以及数据线重叠。然而，储存电容电极与扫描信号传递线或数据线的大量重叠将使得液晶显示面板的功率负载增加。反之，若减小储存电容电极与扫描信号传递线或数据线的重叠面积，又会相对降低开口率。

发明内容

为了解决上述问题，本发明提供一种薄膜晶体管阵列基板，可同时兼具低功率负载、高储存电容以及高开口率等优点。

本发明提供一种前述薄膜晶体管阵列基板的制作方法，其具有精简的制造工艺步骤。

为具体描述本发明的内容，在此提出一种薄膜晶体管阵列基板，包括一基板、多条数据线、多条扫描信号传递线、多条扫描线、多个薄膜晶体管、一图案化平坦层、多个共用电极、一保护层以及多个像素电极。扫描信号传递线与数据线相互平行地设置于基板上，且任两相邻的数据线之间具有一条扫描信号传递线。扫描线相互平行地设置于基板上。扫描线相交于数据线以及扫描信号传递线，以在基板上定义出多个像素区。薄膜晶体管设置于基板上，并且分别电性连接至对应的扫描线与数据线。图案化平坦层配置于基板上，且图案化平坦层具有多个条状开槽。条状开槽分别暴露出扫描线以及薄膜晶体管，并沿着扫描线延伸。共用电极配置于图案化平坦层上，并且分别围绕对应的像素区。保护层覆盖数据线、扫描信号传递线、扫描线、薄膜晶体管、图案化平坦层以及共用电极，且保护层具有多个开孔，用以暴露出每一薄膜晶体管的一漏极的一部分。像素电极配置于保护层上并且对应位于像素区内。像素电极分别经由开孔电性连接至对应的漏极。

在本发明的一实施例中，图案化平坦层更具有对应于像素区的多个凹陷，且像素电极分别覆盖所述多个凹陷。

在本发明的一实施例中，扫描线分别位于对应的条状开槽的中央。

在本发明的一实施例中，每一扫描信号传递线电性连接至扫描线中的相应一条扫描线。