[发明专利]用于n型或p型沟道晶体管的层叠结构及平面反向电路

权利要求书

1.一种用于n型沟道晶体管的层叠结构，包括：

一第一半导体层，具有一导带最低能阶E_C1；

一第二半导体层，具有一分离的空穴能阶H₀；

一宽能隙半导体阻挡层，位于该第一及该第二半导体层之间；

一栅极介电层，位于该第一半导体层上；以及

一栅极金属层，位于该栅极介电层上；

其中该分离的空穴能阶H₀低于该导带最低能阶E_C1，以施予零偏压至该栅极金属层。

2.如权利要求1所述的用于n型沟道晶体管的层叠结构，其中该导带最低能阶E_C1为-4.9eV。

3.如权利要求1所述的用于n型沟道晶体管的层叠结构，其中在施予该栅极金属层一正向偏压时，该第一半导体层的电子密度相对应地急遽增加。

4.如权利要求1所述的用于n型沟道晶体管的层叠结构，其中该宽能隙半导体阻挡层的厚度约2nm，且包含AlAsSb。

5.如权利要求1所述的用于n型沟道晶体管的层叠结构，其中该第一半导体层的厚度约2nm，且包含InAs。

6.如权利要求1所述的用于n型沟道晶体管的层叠结构，其中该第二半导体层的厚度约2nm，且包含GaSb。

7.如权利要求1所述的用于n型沟道晶体管的层叠结构，还包含：

一宽能隙半导体缓冲层，位于该第二半导体层下；

一p型掺杂的宽能隙半导体缓冲层，位于该宽能隙半导体缓冲层下；及

一基材，位于该p型掺杂的宽能隙半导体缓冲层下方。

8.如权利要求7所述的用于n型沟道晶体管的层叠结构，其中该宽能隙半导体缓冲层的厚度约20nm，且包含AlAsSb。

9.如权利要求7所述的用于n型沟道晶体管的层叠结构，其中该p型掺杂的宽能隙半导体缓冲层包含p型掺杂的AlAsSb。

10.如权利要求1所述的用于n型沟道晶体管的层叠结构，其中该n型沟道晶体管用于一低操作功率装置、一高效能装置或一低待机功率装置。

11.一种用于p型沟道晶体管的层叠结构，包括：

一第一半导体层，具有一分离的空穴能阶H₀；

一第二半导体层，具有一导带最低能阶E_C2；

一宽能隙半导体阻挡层，位于该第一及该第二半导体层之间；

一栅极介电层，位于该第一半导体层上；以及

一栅极金属层，位于该栅极介电层上；

其中该分离的空穴能阶H₀低于该导带最低能阶E_C2，以施予零偏压至该栅极金属层。

12.如权利要求14所述的用于p型沟道晶体管的层叠结构，导带最低能阶E_C2为-4.9eV。

13.如权利要求11所述的用于p型沟道晶体管的层叠结构，其中在施予该栅极金属层一负向偏压时，该第一半导体层的空穴密度相对应地急遽增加。

14.如权利要求11所述的用于p型沟道晶体管的层叠结构，其中该宽能隙半导体阻挡层的厚度约2nm，且包含AlAsSb。

15.如权利要求11所述的用于p型沟道晶体管的层叠结构，其中该第一半导体层的厚度约2nm，且包含GaSb。

16.如权利要求11所述的用于p型沟道晶体管的层叠结构，其中该第二半导体层的厚度约2nm，且包含InAs。

17.如权利要求11所述的用于p型沟道晶体管的层叠结构，还包含：

一宽能隙半导体缓冲层，位于该第二半导体层下；

一n型掺杂的宽能隙半导体缓冲层，位于该宽能隙半导体缓冲层下；及

一基材，位于该n型掺杂的宽能隙半导体缓冲层下。

18.如权利要求17所述的用于p型沟道晶体管的层叠结构，其中该宽能隙半导体缓冲层的厚度约20nm，且包含AlAsSb。

19.如权利要求17所述的用于p型沟道晶体管的层叠结构，其中该n型掺杂的宽能隙半导体缓冲层包含n型掺杂的AlAsSb。