[发明专利]用于集成电路的电感器及方法

说明书

技术领域

本发明涉及集成电路领域，并且更具体地，涉及具有包括电感器的无源元件的集成电路。

背景技术

集成电路通常并不仅仅包括有源器件(晶体管)的组合，而且还包括有源器件与例如电阻器、电容器和电感器的无源器件的互连。电阻器作为集成电路的一部分相对容易形成，其物理尺寸通常与有源器件的物理尺寸相当。类似地，用于形成作为集成电路的一部分且具有相对较低电容的相对小尺寸电容器的技术是已知的。按往常来说，具有较大电容的电容器以及电感器一般并不作为集成电路的一部分，而是被合并在集成电路芯片之外的无源电路中并在需要时耦合到该芯片。在许多这种电路中，集成电路是到目前为止整体电路中最小的部分，并且与该芯片之外的无源器件的尺寸相比是相对较矮小的。进一步地，至无源器件的必要连接通常要求大量增加位于集成电路上的输入和输出引脚的数目，这又增大了所需芯片的尺寸。

最近以来尽管以相当大的芯片面积为代价，但已将一些电感器作为集成电路的一部分而形成在芯片上。特别地，无论是形成在集成电路上还是作为单独无源电路的一部分，通常将电感器形成为在此所称作的二维结构，即，形成为与平行于芯片的一面的平面绝缘且处在该平面中的螺旋形绕组。在至少一些情况下还提供了绕组的第二和第三层，每个均与另一个绝缘并通过贯通绝缘层的通孔而互连。

图1是包括位于无源电路22上的集成电路20的倒装芯片组件的RF收发器电路的面视图，其每一个均包括这种二维电感器。特别地，该集成电路20包括两个二维电感器24并且该无源电路22也包括两个二维电感器26。显然集成电路上的二维电感器24占据了芯片面积的主要部分，这不仅是因为它们的尺寸还因为由此所产生的磁场可能对太接近这些电感器的线性电路产生不利影响。类似地，电感器26利用与整个集成电路本身同样大小，或者或许甚至比其更大的区域。这个组装的最终结果是将1.91毫米×1.91毫米的集成电路芯片装配在具有4.99毫米×4.99毫米或大约6.8倍于集成电路自身面积的尺寸的无源电路的衬底上，并且最终封装具有6×6×.85毫米的尺寸，超过集成电路自身面积的9倍。

发明内容

在本发明的一个实施中，公开了一种集成电感器，包括：第一衬底，其具有穿过该第一衬底的多个孔，所述孔被导电材料填充以便能从第一衬底的第一表面通达；在成对的孔中的导电材料在第一衬底的第二表面处被电互连；第二衬底，其具有在其第一表面上被暴露的多个导电区域；在第二衬底的第一表面上的导电区域被电连接到能从第一衬底的第一表面通达的导电材料；能从第一衬底的第一表面通达的导电材料被互连以形成多匝电感器线圈。

在本发明的另一个实施例中，公开了一种形成集成电感器的方法，包括：提供第一衬底；从第一衬底的第一表面通过所述衬底部分地蚀刻多个孔的图形；利用导电材料填充所述孔；在第一衬底的第一表面上沉积并图形化第一导电层以电连接在成对的孔中的导体；将载体临时胶粘到第一衬底的第一表面；从与第一表面相反的第二表面减薄该第一衬底以暴露填充所述孔的导体的各末端；将图形化的第二导电层电连接到填充至少其中一些孔的导电材料的暴露的末端以将该图形化的第二导电层、所述填充至少其中一些孔的导电材料与第一导电层电连接，从而形成导电线圈。

附图说明

图1是现有技术集成电路的视图，该电路包括集成电路上的电感器，全部电感器装配在与之封装在一起的无源器件电路上。

图2至31是晶片的局部截面，示出依据本发明的实施方式的电感器的部分制造。

图32和33是局部截面，示出依据本发明的实施方式的两个晶片的结合。

图34示出电感器与第二晶片上的电路的耦合。

图35示出在底部晶片上为了连接到外部电路而穿通上部晶片的电路耦合，以及在底部晶片上的电路至在上部晶片上的电路的耦合。

具体实施方式

在随后的说明书中所提到的附图中，这些附图完全不是按照比例的图形，而是以相对放大和要么相对压缩的特定尺寸绘制从而更好地示出制备过程。在大多数情况下，对于本领域技术人员来说适当的尺寸将是显而易见的，并且在另一些对于本发明来说重要或独特的情况下，将给出典型的尺寸。