[发明专利]一种抗单粒子翻转和单粒子瞬态脉冲的动态比较器

说明书

技术领域

本发明属于集成电路技术领域，具体涉及一种抗单粒子翻转和单粒子瞬态脉冲的动态比较器。

背景技术

比较器是模拟集成电路的重要单元，特别是A/D转换器中的关键单元。其性能对整个A/D转换器的速度、精度和功耗都有着至关重要的影响。动态比较器以其速度快、功耗低、面积小而得到广泛运用。

单粒子效应会引起比较器的数字部分产生软失效，从而导致A/D转换的结果出错。传统A/D转换器中采用的格雷码纠错技术在这种情况下并不适用，因为单粒子效应可能使多个比较器的输出出错。对比较器进行抗单粒子效应加固十分必要。

深亚微米工艺中，存储节点间距很小，单粒子入射可能导致多个节点翻转。故必须对多位翻转进行加固。

T.Kobayashi等在《IEEE JOURNAL OF SOLID-STATE CIRCUITS》(1993年4月第28卷第4期)上发表的“A Current-Controlled Latch Sense Amplifier and aStatic Power-Saving Input Buffer for Low-Power Architectures”一文中提出动态比较器，该电路基于灵敏放大器结构，速度快，功耗低，但未进行抗辐射加固。同时该电路采用的SR输出锁存器限制了工作速度。D.G.Mavis等在《Proc.IEEEReliability Physics Symp》(2002年4月第216-225页)上发表“Soft error rate mitigation techniques for modern microcircuits”，文中提出的时间采样技术具有抗单粒子翻转和单粒子瞬态脉冲加固能力，但延时较大。Weizhong Wang和Haiyan Gong在《IEEE TRANSACTIONS ON NUCLEAR SCIENCE》(2004年12月第51卷第6期)上发表“Sense Amplifier Based RADHARD Flip Flop Design”，文中采用DICE技术对灵敏放大器结构进行抗辐射加固，该电路具有抗单粒子翻转和单粒子瞬态脉冲能力，但不具有多位翻转加固能力且该电路中DICE结构发生单粒子翻转时，电源和地瞬时导通，将产生短路电流。脉冲产生电路产生翻转仍将对输出锁存电路存储节点产生影响，且与非门器件尺寸和延迟的减小将减弱加固作用。

发明内容

本发明目的在于克服现有技术的不足，提供一种抗单粒子翻转和单粒子瞬态脉冲的动态比较器，以应用于抗辐射高速高精度ADC中。

本发明通过以下技术方案实现：包括基于灵敏放大器结构的脉冲产生电路和输出锁存电路，整个比较器顶层对外有五个输入端口和四个输出端口，五个输入端口分别接时钟信号、输入信号和参考电压信号，输出端口接数据输出信号，其中：脉冲产生电路和时钟信号、输入信号、参考电压信号、输出锁存电路连接；输出锁存电路和脉冲产生电路、数据输出信号连接。

本发明脉冲产生电路包括与时钟信号连接的时钟信号输入端、与输入信号Vin⁺相连接的Vin⁺端、与输入信号Vin^-相连接的Vin^-端、与参考电压信号Vref⁺相连接的Vref⁺端、与参考电压信号Vref^-相连接的Vref^-端；

所述的脉冲产生电路的第一、第二、第三、第四输出端分别与输出锁存电路的第一、第二、第三和第四输入端相连。

所述输出锁存电路的第一、第二、第三和第四输出端分别与第一、第二、第三和第四数据输出信号相连，输出Q0、Q2端即Q端；输出Q1、Q3端即QB端。

根据0.18μm工艺模拟结果，本发明可以实现翻转阈值LET_th大于500MeV/(mg·cm²)；实现与传统动态比较器同样的高速低功耗性能，而延时减小；实现互补输出端Q和QB对称、延时相等、驱动能力相同；采用灵敏放大器结构，时钟网络简单可靠且负载较小；采用小时钟摆幅技术，功耗明显减小。