[发明专利]半导体装置

说明书

相关申请的交叉引用

本申请要求于2009年12月4日提交的韩国专利申请第10-2009-120005号的优先权，其公开的全文通过引用合并于此。

技术领域

本发明的示范性实施例涉及半导体装置的制造方法，并且更具体地，涉及高压半导体装置的制造方法。

背景技术

通常，各自包括与低压电路一起排列在芯片上的多于一个的高压晶体管的集成电路被广泛地应用于不同的电子应用领域。高压半导体装置之中在集成电路中保持重要位置的是延伸漏极MOS(EDMOS)晶体管和横向双扩散MOS(LDMOS)晶体管。

众所周知，应当减小电阻系数或比导通电阻RSP，以便改善高压半导体装置的工作特性。

图1是示出传统EDMOS晶体管的截面图。在图中，具有N沟道的EDMOS晶体管被示范性地示出。

参考图1，传统EDMOS晶体管包括：形成于衬底11上方的具有形成于其中的装置隔离层18以便相互接触的P型第一阱12和N型第二阱13，在衬底11上方同时跨过P型第一阱12和N型第二阱13的栅极电极17，插入于栅极电极17和衬底11之间的栅极绝缘层16，在栅极电极17的一侧上的形成在P型第一阱12上方的N型源极区14，在栅极电极17的另一侧上的形成在N型第二阱13上方的N型漏极区19，和在P型第一阱12上方形成的P型拾取区15。

在具有上述结构的EDMOS晶体管中，比导通电阻RSP被定义为导通电阻RON和半间距HP(晶体管的长度)以及晶体管的宽度W的乘积(RSP＝RON×HP×W)。在此，半间距HP被定义为从N型源极区14至N型漏极区19的距离，并且导通电阻RON被定义为沟道区C的沟道电阻RCH、积累区A的积累电阻RACC、漂移区D的漂移电阻RDRIFT和其它区的其它电阻REXT的总和(RON＝RCH+RACC+RDRIFT+REXT)。

但是，传统半导体装置特征性地具有与有效沟道长度成正比地增加的其沟道电阻RCH。因为这个原因，当有效沟道长度增加时，沟道电阻RCH也增加，并且由此增加比导通电阻RSP。

特别地，用于高压半导体装置的P型第一阱12和N型第二阱13通过顺序地进行离子注入工艺和激活被注入的杂质的热处理而形成。但是，由于P型第一阱12和N型第二阱13具有不同的导电类型，因此由在热处理期间被注入的杂质的横向扩散所引起的有效沟道长度的增加起到恶化导通电阻RON的直接原因的作用。具体地说，归因于在形成P型第一阱12和N型第二阱13的热处理期间注入到P型第一阱12和N型第二阱13中的杂质的横向扩散速度的差别，P型第一阱12和N型第二阱13之间的界面的位置从预定位置向N型第二阱13移动，由此增加了有效沟道长度。随着有效沟道长度的增加，导通电阻RON特性恶化，这是成问题的。

在后续的热处理期间由横向扩散引起的导通电阻RON的恶化加速，并且不仅EDMOS晶体管而且LDMOS晶体管都具有由横向扩散所引起的导通电阻RON恶化的相同问题。

发明内容

为解决传统技术的上述问题所设计的本发明的实施例涉及一种可以减小比导通电阻RSP的高压半导体装置。

本发明的其它目的和优点可以通过下列描述加以理解，并且参考本发明的实施例变得显见。此外，对于本发明所属领域中的技术人员显见的是，利用所附权利要求所主张的手段及其组合可以实现本发明的目的和优点。

根据本发明的实施例，一种半导体装置包括：在衬底上方配置以便相互接触的第一导电类型的第一阱和第二导电类型的第二阱；在衬底上方的配置在第一导电类型的第一阱接触第二导电类型的第二阱的界面中的第二导电类型的抗扩散区；和在衬底上方的配置成同时跨过第一导电类型的第一阱、第二导电类型的抗扩散区、和第二导电类型的第二阱的栅极电极。

第二导电类型的抗扩散区可以在第一导电类型的第一阱上方形成以便与第一导电类型的第一阱接触第二导电类型的第二阱之处的界面接触。第二导电类型的抗扩散区的掺杂浓度可以比第一导电类型的第一阱和第二导电类型的第二阱的掺杂浓度高。

半导体装置还包括：在衬底上方配置的装置隔离层；在第一导电类型的第一阱上方配置以便排列在栅极电极的一侧的一端的第二导电类型的源极区；和在第二导电类型的第二阱上方配置以便与栅极电极的另一侧的一端间隔开预定距离的第二导电类型的漏极区。

第二导电类型的抗扩散区可以根据提供至第二导电类型的漏极区的电压而被完全耗尽。定位于栅极电极和第二导电类型的漏极区之间的装置隔离层可以与栅极电极的下部部分重叠。