[发明专利]半导体存储器单元阵列以及半导体只读存储器单元阵列

权利要求书

1.一种半导体存储器单元阵列，包括：

一延伸连续有源区；

第一以及第二传输晶体管，其形成于上述延伸连续有源区上且分别为第一以及第二存储器单元的一部分，其中上述存储器单元为上述半导体存储器单元阵列中的一列存储器单元的相邻单元；

一隔离晶体管，其形成于上述第一以及第二传输晶体管之间的上述延伸连续有源区并且偏压于一关闭状态；

第一以及第二字线，其分别耦接于上述第一以及第二传输晶体管的栅极，用以供应一读取电压；以及

一差动位线对，其包含第一以及第二位线、一第一逻辑值以及一第二逻辑值，其中上述第一逻辑值通过将上述传输晶体管连接至上述第一位线被编码至上述存储器单元以及上述第二逻辑值通过将上述传输晶体管连接至上述第二位线被编码至上述存储器单元。

2.如权利要求1所述的半导体存储器单元阵列，其中上述第一以及第二传输晶体管为NMOS晶体管，其中上述第一逻辑值通过将上述对应NMOS晶体管的一漏极端连接至上述第一位线被编码至一个别的存储器单元，并且上述第二逻辑值通过将上述漏极端连接至上述第二位线被编码至上述个别的存储器单元。

3.如权利要求2所述的半导体存储器单元阵列，其中上述第一以及第二传输晶体管的源极端耦接至一接地电压节点。

4.如权利要求3所述的半导体存储器单元阵列，还包括一第三传输晶体管，其形成于上述延伸连续有源区上，其中上述第三传输晶体管形成一第三存储器单元，并且上述第三存储器单元与上述半导体存储器单元阵列中的上述列存储器单元的上述第二存储器单元相邻，而没有于上述第三存储器单元与上述第二存储器单元之间形成一隔离晶体管，其中上述第一传输晶体管的上述源极端耦接至一第一VSS线且上述第二以及第三传输晶体管的上述源极端耦接至一第二VSS线。

5.如权利要求1所述的半导体存储器单元阵列，其中上述第一以及第二位线平行达到上述有源区一延伸尺寸且上述字线与上述位线正交。

6.如权利要求1所述的半导体存储器单元阵列，其中上述半导体存储器单元阵列包含一第一金属层以及一第二金属层，其中上述位线形成于上述第二金属层上，其中上述第一以及第二传输晶体管通过一个或多个接点耦接至上述第一金属层，其中上述第一以及第二逻辑值通过将上述第一金属层连接至上述第二金属层的上述第一或第二位线的选择来编码至上述存储器单元。

7.如权利要求1所述的半导体存储器单元阵列，其中上述第一存储器单元通过将上述第一传输晶体管连接至上述第一位线来以上述第一逻辑值进行编码以及上述第二存储器单元通过将上述第二传输晶体管连接至上述第二位线来以上述第二逻辑值进行编码。

8.如权利要求1所述的半导体存储器单元阵列，其中上述存储器单元为只读存储器单元。

9.如权利要求1所述的半导体存储器单元阵列，其中上述隔离晶体管为一NMOS晶体管且上述隔离晶体管的一栅极端耦接至一节点，上述节点被偏压于小于上述隔离晶体管的临界电压的一电压值。

10.如权利要求1所述的半导体存储器单元阵列，还包括一差动感应电路，其耦接至上述差动位线对且其中上述第一以及第二传输晶体管为鳍式场效应晶体管且每一上述鳍式场效应晶体管包括多个晶体管。