[发明专利]快闪存储器的制作方法

说明书

技术领域

本发明有关于一种半导体元件的制作方法，特别是有关于一种快闪存储器元件的制作方法。

背景技术

半导体集成电路工业经历快速的成长。集成电路(IC)材料技术上的改进已制作出好几世代的集成电路，其中每个世代均较前一世代复杂。然而，上述的发展均使工艺和制造IC变得更为复杂，且为了要达成上述的进步，需要IC工艺和制造上有相对应的改进。

图1A～图1L显示一已知快闪存储器元件的制作方法。首先，请参照图1A，提供一衬底102，包括一阵列区104和一周边区106，于阵列区104和周边区106的衬底102上形成栅极介电层108和栅电极110。形成一例如氧化硅的第一衬层112于衬底102、栅电极110上。形成例如氮化硅组成的第一间隙壁114于阵列区104和周边区106的栅电极110侧壁的两侧。接着，进行阵列区104的源/漏极的注入。请参照图1B，形成一例如氮化硅组成的第二间隙壁116于阵列区104和周边区106的栅电极110两侧的侧壁上，接着进行周边区106的源/漏极注入。值得注意的是，第二间隙壁116有较宽的宽度，其是用来定义周边区106的源/漏极注入所形成周边区106的源/漏极区的位置。后续，请参照图1C，进行一浸泡磷酸的步骤，移除第一间隙壁114和第二间隙壁116。值得注意的是，此步骤会发生以下问题：浸泡磷酸的工艺会造成主动区衬底102的损坏，进而影响元件的表现。请参照图1D，沉积一例如氮化硅组成的间隙壁层118于第一衬层112上。请参照图1E，进行一非等向性刻蚀工艺，以于栅电极110的两侧侧壁形成第三间隙壁120。请参照图1F，顺应性的沉积一例如四乙基氧化硅(TEOS)的第二衬层122于第一衬层112和第三间隙壁120上。后续，坦覆性的沉积一例如多晶硅的第一覆盖层124于阵列区104和周边区106的衬底102上方，并覆盖该两区上的栅电极110。之后，进行一化学机械研磨工艺，使第一覆盖层124得到一平坦的表面，但此步骤会产生工艺上的另一问题：由于阵列区104和周边区106的栅电极110的密集度和高度存在相当大的差异，因此，在形成第一覆盖层124于阵列区104和周边区106的衬底102上方时，该两区的第一覆盖层124会有相当大的高度差，因此在研磨时，会造成阵列区104和周边区106上的第一覆盖层124耗损速度不同，有可能在化学机械研磨的工艺中损伤到周边区106的栅电极110。

请参照图1G，沉积一第一硬式掩膜层126于第一覆盖层124上，并于第一硬式掩膜层126上形成一第一光阻图案128，用以定义出阵列区104的源/漏极接触位置，其中第一硬式掩膜层126的材料可以为氮化硅。请参照图1H，根据第一光阻图案128图形化第一硬式掩膜层126，并以第一硬式掩膜层126为掩膜，刻蚀第一覆盖层124和第二衬层122。请参照图1I，形成一例如氮化硅所组成的第三衬层130于图形化的第一覆盖层124、第二衬层122和第三间隙壁120上。接着，坦覆性的沉积一例如硼硅玻璃(BPSG)的第二覆盖层132于第三衬层130上。请参照图1J，进行一化学机械研磨工艺，平坦化第二覆盖层132，并使该平坦化步骤停止在图形化的第三衬层130上。换言之，此步骤使图形化的第一覆盖层124暴露。

请参照图1K，沉积一例如四乙基氧化硅(TEOS)的氧化物层134于图形化的第一覆盖层124和第二覆盖层132上，并于氧化物层134上形成例如多晶硅的第二硬式掩膜层136。请参照图1L，进行一黄光光刻和刻蚀工艺，先图形化第二硬式掩膜层136，再以第二硬式掩膜层136为掩膜，依序刻蚀氧化物层134、第二覆盖层132、第三衬层130和第一衬层112，分别于阵列区104和周边区106的栅电极110一侧形成暴露衬底102的接触开口138。之后，于接触开口中填入例如材料为钛/氮化钛(Ti/TiN)的阻障金属和例如材料为钨(W)的金属。

由于上述工艺步骤会遇到：一、浸泡磷酸的工艺会造成衬底或衬底上其它单元的损坏，进而影响元件的表现。二、阵列区和周边区的第一覆盖层会有相当大的高度差，因此在研磨时，会造成阵列区和周边区上的第一覆盖层耗损速度不同，有可能在化学机械研磨的工艺中损伤到栅电极。

发明内容