[发明专利]半导体元件及其形成方法

说明书

技术领域

本发明涉及一种半导体技术，特别是涉及一种高压半导体元件及其形成方法。

背景技术

半导体集成电路产业已快速成长一段时日。集成电路其材料及设计上的进步，使每一代的集成电路均比前一代的集成电路更小更复杂。上述进步会增加IC制造工艺及生产的复杂性，为使进步易于了解，IC制造工艺的发展需类似的生产方法及发展。

当高压领域采用互补式金属氧化物半导体场效晶体管(CMOSFETs)时，需整合高压元件与低压元件(如逻辑元件或存储元件)以应用于系统级芯片(SoC)上。举例来说，横向扩散金属氧化物半导体(LDMOS)元件可作为不对称功率金属氧化物半导体场效晶体管，其具有低导通电阻及高阻断电压的特性。通过电阻路径可使元件通道区的电压下降(voltage drop)，以达到高阻断电压的效果。综上所述，目前亟需具有改良的高阻断电压的高压元件，以及对应的形成方法。

发明内容

为克服现有技术的缺陷，本发明提供一种半导体元件，包括：半导体基板；栅极结构形成于基板上；轻掺杂区形成于基板中，对准栅极结构的侧壁，且具有第一型导电性；源极及漏极形成于半导体基板中，位于栅极结构两侧，且具有第一型导电性；以及阻挡区形成于半导体基板中，邻接漏极，且具有第二型导电性，其中阻挡区为半导体材料，且半导体材料与半导体基板的组成不同。

本发明也提供一种半导体元件的形成方法，包括以下步骤：提供半导体基板；形成第一阱区于半导体基板中，且第一阱区具有第一型导电性；形成第二阱区于该半导体基板中，且该第二阱区具有第二型导电性；形成栅极结构于半导体基板上，栅极结构具有第一部分及第二部分，第一部分位于第一阱区上，且第二部分位于第二阱区上；形成轻掺杂区于第二阱区中，且轻掺杂区具有第一型导电性；形成阻挡区于第一阱区中，阻挡区为半导体材料，且半导体材料与半导体基板的组成不同；以及形成源极于第二阱区中及形成漏极于第一阱区中，源极与漏极为第一型导电性，且漏极邻接阻挡区。

本发明还提供一种半导体元件，包括：半导体基板；具有第一型导电性的第一阱区位于半导体基板中；具有第二型导电性的第二阱区位于半导体基板中；栅极结构位于半导体基板上，且栅极结构的第一部分及第二部分分别位于第一阱区及第二阱区上；具有第一型导电性的源极位于第二阱区中；具有第一型导电性的漏极位于第一阱区中；以及阻挡区位于第一阱区中并邻接漏极，阻挡区为半导体材料，且半导体材料与半导体基板的组成不同。

本发明所形成的半导体元件具有高阻断电压。

附图说明

图1是高压半导体元件的剖视图；

图2是本发明一实施例中半导体元件的制备方法的流程图；以及

图3-图13是对应图2中不同步骤的半导体元件剖视图。

【主要附图标记说明】

D～凹槽深度；RPO～电阻保护氧化层；100～高压半导体元件；102、302～基板；104～绝缘结构；106、322～栅极介电层；108、324～栅极；110、332～侧壁间隔物；112～阻挡区；114、330～n型轻掺杂源极区；120、352～源极；122、354～漏极；200～高压半导体元件的形成方法；202、204、206、208、210、212、214、216、218、220～步骤；300～半导体元件；306、314、342、360～图案化光致抗蚀剂层；310～n型阱区；312～p型阱区；320～栅极结构；340～凹槽；350～硅锗特征；360～金属硅化特征。

具体实施方式

本发明领域为半导体集成电路。可以理解的是，下述内容提供多种实施例以说明本发明的多种特征。为了简化说明，将采用特定的实施例、单元、及组合方式说明。然而这些特例并非用以限制本发明。此外为了简化说明，本发明在不同图示中采用相同符号标示不同实施例的类似元件，但上述重复的符号并不代表不同实施例中的元件具有相同的对应关系。另一方面，形成某一元件于另一元件上包含了两元件为直接接触，或者两者间隔有其他元件这两种情况。