[发明专利]一种超结沟槽金属氧化物半导体场效应管及其制造方法

说明书

技术领域

本发明涉及一种半导体功率器件的器件构造及制作方法。特别涉及一种具有RSO(Resurf Stepped Oxide)结构的超结(super-junction)沟槽金属氧化物半导体场效应管(MOSFET)的器件构造及制作方法。

背景技术

在半导体功率器件领域，由于超结沟槽MOSFET器件具有较高的击穿电压和较低的漏-源电阻(Rds)，所以其比普通的沟槽MOSFET器件在应用中更具有优势。然而，超结沟槽MOSFET在制造和应用中也存在不足。众所周知，超结沟槽MOSFET器件的基本结构是在重掺杂的衬底上用离子注入的方法形成间隔交替的P型和N型柱状掺杂结构，其二者相互靠近且相互平行。但是，在生产制造过程中，这种结构极易受到影响，例如在随后的热环境中，所述P型和N型柱状掺杂结构之间的杂质离子会发生再次扩散运动以及柱状掺杂区中的陷阱电荷等因素，这些因素都会造成超结沟槽MOSFET器件中的电荷分布不平衡，从而对超结沟槽MOSFET器件性能造成毁灭性的影响。尤其是，在电压低于200V时，随着柱状掺杂区的宽度变窄，上述的因素作用将更加明显。

在美国专利号7,601,597中揭示了一种方法可以有效地避免上述P型和N型柱状掺杂区中杂质离子发生再次扩散的问题。具体的方法为：在所有的扩散过程(例如沟槽刻蚀后形成牺牲氧化层、形成栅极氧化层、形成P型体区以及形成n+源区等)结束之后，再进行P型柱状掺杂区的形成。采用这种方法形成的超结沟槽MOSFET如图1A所示。

然而，上述现有技术的不足之处在于，超结沟槽MOSFET的成本过高。首先，在进行沟槽的刻蚀后，P型柱状掺杂区要通过生长额外的的P型外延层的方法获得；其次，在生长P型外延层后需要进行额外的化学机械抛光(CMP)过程以实现其表面的平坦化；再次，需要进行两次沟槽的刻蚀(一次刻蚀形成沟槽栅的沟槽，另一次刻蚀形成P型柱状掺杂区的较深沟槽)。而上述的这些过程会大量增加制造成本而不适用于量产。此外，柱状掺杂区中的陷阱电荷因素引起电荷分布不平衡的问题依然没有得到解决。

在M.A.Gajda等人的文章《Industrialization of Resurf SteppedOxide Technology for Power Transistors》和Xin Yang等人的文章《Tunable Oxide-Bypassed Trench Gate MOSFET Breaking the IdealSuper-junction MOSFET Performance Line at Equal Column Width》中分别揭示了用于解决超结沟槽MOSFET的局限的结构，如图1B和图1C所示。除了技术名称有区别外，图1B和图1C中所示的两种结构极为相似，都是在其外延层中采用了大于传统MOSFET外延层中的多数载流子浓度而具有较低的Rds和较高的击穿电压。与此同时，图1B和图1C所示的结构中的沟槽栅都延伸入漂移区并且在沟槽栅的侧壁和底部都衬有相对一般超结沟槽MOSFET较厚的栅极氧化层。两者的唯一不同之处在于，图1B所示的结构中只有一个外延层，而图1C所示的结构中拥有两个外延层，即外延层1和外延层2，其中外延层1位于重掺杂的衬底上方，外延层2位于外延层1的上方，且靠近沟道区，外延层1的多数载流子浓度低于外延层2。由于不存在P型和N型柱状掺杂区的相互，因而图1B和图1C所示的两种结构中就不存在电荷分布不平衡的问题，从而解决了超结沟槽MOSFET器件中的技术局限。然而图1B和图1C所示两种结构只有在电压小于200V的条件下才能显示出优越于超结沟槽MOSFET的特性。也就是说，在偏置电压超过200V时，传统的超结沟槽MOSFET器件拥有比上述两种结构更低的Rds值，那么上述两者结构的优点在偏置电压超过200V时将不复存在。

因此，在半导体功率器件领域中，尤其是在超结沟槽MOSFET器件的设计和制造领域中，需要提出一种新颖的器件构造以解决上述的困难和设计局限。

发明内容

本发明克服了现有技术中存在的缺点，提供了一种改进的半导体功率器件，从而有效的改善了器件的电荷分布不平衡问题，有效的降低了器件的生产成本。

根据本发明的实施例，提供了具有一种RSO结构的超结沟槽金属氧化物半导体场效应管(MOSFET)，包括：

(a)第一导电类型的衬底；

(b)第一导电类型的外延层，该外延层位于所述衬底的上表面，且该外延层的多数载流子浓度低于所述衬底；

(c)多个沟槽，位于所述外延层内，且从所述外延层的上表面向下延伸入所述外延层；