[发明专利]非易失性半导体存储装置及其复位方法

权利要求书

1.一种非易失性半导体存储装置，其特征在于，具备：

半导体基板；

多个存储单元阵列，其层叠在该半导体基板上，且包括多条第一布线及多条第二布线以及存储单元，所述多条第一布线及多条第二布线以相互交叉的方式形成，所述存储单元配置在所述第一布线与所述第二布线的各交叉部分处且串联连接整流元件和可变电阻元件而成；以及

控制电路，其选择驱动所述第一布线以及所述第二布线，

其中，所述控制电路，执行将所述可变电阻元件的状态从低电阻状态形成为高电阻状态的复位操作，

所述控制电路，在执行所述复位操作时，在将施加在所述可变电阻元件上的脉冲电压升高至第一电压之后，将其降低至低于所述第一电压且高于接地电压的第二电压。

2.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述控制电路，在将所述脉冲电压升高至所述第一电压的情况以及将所述脉冲电压降低至所述第二电压的情况中的至少一种情况下，使所述脉冲电压以阶梯状变化。

3.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述控制电路，在将所述脉冲电压降低至所述第二电压的情况下，使所述脉冲电压以随时间推移峰值减小的梳齿状变化。

4.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述第一电压，大于等于使所述可变电阻元件从高电阻状态变为低电阻状态的置位电压。

5.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述第二电压，小于使所述可变电阻元件从高电阻状态变为低电阻状态的置位电压。

6.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述控制电路，交替地执行所述复位操作和检验操作，伴随着所述复位操作的次数，使所述第一电压以及所述第二电压逐步升高。

7.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述控制电路，将所述第一布线保持为接地电压不变，将所述第二布线升高至所述第一电压，之后将所述第二布线降低至所述第二电压。

8.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述控制电路，将所述第一布线升高至第三电压并且将所述第二布线升高至高于所述第三电压的第四电压，之后将所述第一布线升高至低于所述第四电压的第五电压，

所述第四电压与所述第三电压之差为所述第一电压，

所述第四电压与所述第五电压之差为所述第二电压。

9.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述控制电路，对于选择的所述存储单元，通过在所述整流元件的正方向上施加电压而执行所述复位操作，另一方面对于非选择的所述存储单元，在所述整流元件的反方向上施加反向偏置电压。

10.根据权利要求9所述的非易失性半导体存储装置，其特征在于，

所述控制电路，将所述脉冲电压升高至所述第一电压，并且将所述反向偏置电压升高至第六电压。

11.根据权利要求9所述的非易失性半导体存储装置，其特征在于，

所述控制电路，在将所述脉冲电压从所述第一电压降低至所述第二电压之后，将所述反向偏置电压降低至高于接地电压的第七电压。

12.根据权利要求9所述的非易失性半导体存储装置，其特征在于，

所述控制电路，在将所述脉冲电压从所述第二电压降低至接地电压之后，将所述反向偏置电压降低至接地电压。

13.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述控制电路具有生成所述第一电压以及所述第二电压的电压调整电路，

所述电压调整电路具备：

连接至所述第一布线或所述第二布线的节点；

一端共同连接至所述节点的多个电阻元件；以及

分别连接至多个所述电阻元件的另一端的晶体管，

其中，多个所述电阻元件具有各不相同的电阻值，

通过控制各个所述晶体管的导通状态，生成所述第一电压以及所述第二电压。