[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种集成电路，特别涉及一种金属-氧化物-半导体(MOS)装置，更特别有关于一种MOS结构用于高电压操作。

背景技术

许多用于高电压应用(具有高崩溃电压)的金属-氧化物-半导体场效应晶体管(MOSFET)包括一垂直构造。通过使用垂直构造，使该晶体管可能维持该阻隔电压和高电流。在NMOS例子中，该晶体管的电压规格为n型外延层(又称n-epi层)的掺杂和厚度的函数，而电压规格为通道宽度的函数(亦即通道愈宽，则电流愈大)。于一平面构造中，电流和崩溃电压规格二者皆为通道维度(通道各自的宽度和长度)的函数，导致“硅资产(silicon estate)”未被充分地利用。通过使用垂直构造，元件区域大致上正比于其所维持的电流，且该元件的厚度(实际上为该n-epi层的厚度)为正比于崩溃电压。垂直式MOSFET通常设计用于开关的应用。一般而言，于许多应用上使用NMOS，而非PMOS，基于在相同的尺度下具较佳的效能(因为电子比空穴具有较高的移动性)。

于一传统的垂直式NMOS中，一般使用n+沉区(n+sinker)于垂直漏极电流收集。图1显示传统的垂直式NMOS具有一p型基底的剖面示意图。该垂直式NMOS具有一p型基底102、一n+埋藏层(NBL)104以及一n型沉区108用于垂直漏极电流收集、一n型外延层106、一p型基体110、源极n+区112和p+区114二者皆连接至源极接触116、一栅极118、以及一漏极接触120。该n型沉区108需要一个大的横向空间122，以将源极116和漏极120隔离。然而，用于隔离的所需的空间122会增加元件的面积并且导致于开启状态下漏极至源极的电阻(drain to source resistance in on-state，简称RDson)增加。再者，因为不同的热预算，很难控制该n型沉区108的轮廓。该n型沉区108系用于该NBL 104和漏极接触120之间的一垂直连接。由于高能量注入步骤有注入深度的限制，因此需要较大的热驱入(thermal drive-in)将注入的原子更深地推进。在此热工艺中，该n型沉区108受到大的热预算(温度×时间)并且导致一等方向性扩散。因此，该n型沉区108的轮廓变的较广且较深，此导致NBL 104与n型沉区108的连接具有不想要的元件区域。更又甚者，需要一多重注入步骤用于形成一深n型沉区108。因此，该n型沉区108的基体将变得较预期的更广，并且该n型沉区108的基体占据额外的元件面积。

图2显示另一传统的具有一绝缘层上有硅(SOI)基底的垂直式NMOS的剖面示意图。该NMOS具有一p型基底102、一埋藏氧化物(BOX)层202、一n+区域204连接至一漏极接触120、一n型外延层106、p型阱210、源极n+区112和p+区114二者皆连接至源极接触116、一栅极118、以及一绝缘氧化物层206和208。该氧化物层206和208提供pn结隔离和较高的崩溃电压。该BOX层202亦为高电压操作所需。此结构仍然需要大的横向空间122，以将源极116和漏极120之间隔离。

有鉴于此，业界急需新的方法与结构以降低所需的元件空间和高崩溃电压用于高边(high-side)操作。

发明内容

本发明的实施例在此描述一金属-氧化物-半导体(MOS)装置结构用于高崩溃电压(BV)和低开启电阻R_DSon高电压应用。可实现两一般的目的：其一为降低元件面积，且另一为实现具高边能力的元件。为了降低元件面积，漏极电流于一垂直方向流动，且由一n+埋藏层(NBL)收集。被一绝缘体环绕的一深电极(例如金属或多晶硅)连接至NBL用于漏极电流提取。由于已选定一高介电强度的绝缘体(例如氧化物)，可达成在源极和漏极之间具一小的横向空间。由该深电极、绝缘体、及NBL的形成可允许降低源极面积及高边操作。

根据本发明的一实施例，一种半导体装置包括：一基底；一埋藏n+层设置于该基底中；一n型外延层设置于该埋藏n+层之上；一p型阱设置于该n型外延层中；一源极n+区域设置于该p型阱中且一端连接至一源极接触；一第一绝缘层设置于该p型阱和该n型外延层的顶部；一栅极设置于该第一绝缘层的顶部；以及一金属电极自该埋藏n+层延伸至一漏极接触，其中该金属电极通过一第二绝缘层而与该n型外延层和该p型阱绝缘。该埋藏n+层接触该金属电极的部分可进一步地以n+掺杂。该p型阱邻接该源极n+区域的部分可进一步地以p+掺杂，且连接至该源极接触。该第一绝缘层可以为一高电压氧化层。该第二绝缘层具有一环形，环绕该金属电极。该第二绝缘层为一介电层，例如氧化物。于另一实施例中，可使用一多晶硅电极而非金属电极。