[发明专利]封装基板结构及其制作方法

说明书

本申请为2007年8月10日提交的、申请号为200710140831.9的、发明名称为“封装基板结构及其制作方法”的申请的分案申请。 

技术领域

本发明涉及一种封装基板结构及其制作方法，尤指一种适用于无电镀通孔结构、可提高线路布线密度的覆晶基板的结构以及减少制程流程的封装基板结构的制作方法。 

背景技术

随着电子产业的蓬勃发展，电子产品亦逐渐进入多功能、高性能的研发方向。为满足半导体封装件高积集度(Integration)以及微型化(Miniaturization)的封装要求，提供多个主被动元件及线路连接的电路板，亦逐渐由单层板演变成多层板，以使在有限的空间下，通过层间连接技术(Interlayer connection)扩大电路板上可利用的布线面积而配合高电子密度的集成电路(Integrated circuit)需求。 

现有的半导体封装结构是将半导体芯片黏贴于基板顶面，进行打线接合(wire bonding)或覆晶接合(Flip chip)封装。再于基板的背面植以焊锡球以进行与外部电子元件的电性连接，如此，虽可达到高脚数的目的。但是在更高频使用时，其将因导线连接路径过长而产生高阻抗特性而使电气效能无法提升，而有所限制。另外，因传统封装需要多次的连接接口，相对地增加制程的复杂度。 

在封装基板结构的制作方法中，一般封装基板做法是由一核心基板开始，经过钻孔、镀金属、塞孔、线路成型等制程完成内层结构。再经由线路增层制程完成多层封装基板，如图1A至1E所示，为制作线 路增层式的多层板方法的其中一种。如图1A所示，首先，制备一核心板11，该核心基板11由一具预定厚度的芯层111及形成于该芯层111表面上的线路层112所构成。同时，于该芯层111中形成有多个电镀导通孔113。由此电性连接该芯层111上下表面的线路层112。如图1B所示，将该核心板11实施线路增层制程，以于该核心板11表面布设一介电层12，该介电层12上开设有多个连通至该线路层112的盲孔13。如图1C所示，于该介电层12外露表面以无电解电镀或溅镀等方式形成一导电层14，并于该导电层14上形成一图案化阻层15，以使该阻层15形成有多个开口150以外露出欲形成图案化线路层的部分导电层14。如图1D所示，利用电镀方式于该阻层开口中形成有图案化线路层16与导电盲孔13a，并使该线路层16得以通过该导电盲孔13a电性导接至该线路层112，然后移除该阻层15及该阻层所覆盖的部分导电层14，以形成一线路增层结构10a。如图1E所示，同样地，于该第一线路增层结构10a最外层表面上亦得运用相同方法重复形成第二线路增层结构10b，以逐步增层形成一多层封装基板10。 

然而上述制程是由一核心板开始，经过钻孔、镀金属、塞孔、线路成型等制程完成内层结构。再经由线路增层制程完成多层封装基板，此做法有布线密度低、层数多、导线长且阻抗高的问题，对于高频基板使用上会有电性品质不佳的问题。又因叠层数多，其制程步骤不仅流程复杂、所耗费的制程成本也较高。 

发明内容

鉴于上述现有技术的缺点，本发明的目的在于克服现有技术的不足与缺陷，提出一种封装基板结构，解决一般具有核心板的封装基板板中有布线密度低、层数过多、导线长且阻抗高等问题，能提高线路布线密度，简化制程流程。 

为达上述目的，本发明提供一种封装基板结构，其包括：一载板，该载板表面形成有一基板结构，其中，该基板结构包括有：多个凸块 垫(bump pad)及多个打线垫(wire bonding pad)，其中，所述的凸块垫及打线垫配置于该载板表面；一图案化的防焊层，形成于该载板表面，且该图案化防焊层显露出所述的凸块垫及所述的打线垫的表面；多个金属凸块，其配置所述的凸块垫的表面，且部分金属凸块表面延伸至该防焊层的表面；以及一金属保护层，其配置于所述的金属凸块及所述的打线垫的表面。 

根据上述本发明的封装基板结构，其中，载板可使用金属材质，较佳则可为为背胶铜箔基板或金属板。 

在本发明的封装基板结构中，凸块垫以及打线垫包括有一蚀刻停止层及一金属层。而此蚀刻停止层使用的材料无限制，只要阻绝金属层被蚀刻即可，较佳为金、镍、钯、银、锡、镍/钯、铬/钛、镍/金、钯/金、镍/钯/金、或其组合。金属层的材料亦无限制，较佳为铜、镍、铬、钛、铜/铬合金或锡/铅合金，亦可达成上述的目的。