[发明专利]具有电容补偿的像素结构

说明书

技术领域

本发明是有关于一种像素结构的结构，特别是有关于像素结构的薄膜晶体管(Thin Film Transistor，TFT)组件的布局。

背景技术

图1绘示的是公知像素结构的局部示意图。如图1所示，公知的像素结构120主要包括一薄膜晶体管122、一像素电极124、扫描线126与数据线128。薄膜晶体管122是电性连接于像素电极124。具体而言，薄膜晶体管122包括一栅极122a、一通道区域(channel region)122b、一源极122c与一漏极122d。此薄膜晶体管122是属于底栅极(bottom gate)的结构，且薄膜晶体管122的漏极122d是与像素电极124电性连接。由图1可知，扫描线126与数据线128可将适当电压传输至薄膜晶体管122，并经由薄膜晶体管122将电压传送至像素电极124，以提供电压差至液晶层。

栅极122a与漏极122d上下重迭的区域会形成栅极-漏极电容(Cgd)10。此栅极-漏极电容10的值与重迭区域的面积大小成正比。而一般在制造薄膜晶体管时，由于光罩对位精准度上的误差或机台震动等其它因素，往往会导致漏极122d的布局朝向前、后、左、右产生对位误差，进而使栅极122a与漏极122d上下重迭区域的面积大小发生变化，导致栅极-漏极电容10产生改变。然而，像素回授电压(feed-through voltage)会随着栅极-漏极电容10数值而改变。而像素回授电压的改变会使薄膜晶体管显示装置的显示质量受到影响。举例来说，当薄膜晶体管是应用来控制一个显示装置的像素阵列，不同晶体管的电容量不同将会导致同一阶调画面下不同区域的亮度不同，亦即导致画面的亮度控制不如预期。

因此，如何修改薄膜晶体管的布局，以有效地消弭电容值改变导致的显示问题，仍为现今的课题。

发明内容

有鉴于此，本发明的一主要目的是在不改变曝光程序与不限制晶体管阵列的形成过程的前提下，藉由使得栅极与漏极的重迭面积不会随栅极光罩与漏极光罩间的对准偏差量发生变化，来确保晶体管阵列的性能。

根据本发明的一较佳实施例，本发明提供一种具有电容补偿的像素结构，包括一薄膜晶体管组件。薄膜晶体管组件包括一源极电极、一漏极电极、一半导体层与一栅极电极。源极电极包括一第一电极条，漏极电极包括一第二电极条，第二电极条本质上平行于第一电极条。半导体层设置于源极电极与漏极电极下方，且包括一通道区域，通道区域设置于第一电极条与第二电极条之间。栅极电极设置于半导体层下方，栅极电极具有一条状本体部与至少一凸出部或至少二凹陷部。条状本体部平行于第一电极条与第二电极条，且通道区域覆盖条状本体部。其中，凸出部或凹陷部使第二电极条跨越栅极电极而与栅极电极部分重迭，第二电极条的相对两端均不与栅极电极于铅直方向上重迭，且第二电极条与栅极电极彼此重迭的部分形成一电容。

根据本发明的另一较佳实施例，本发明另提供一种具有电容补偿的像素结构，包括一薄膜晶体管组件。薄膜晶体管组件包括一源极电极、一漏极电极、一半导体层与一栅极电极。源极电极包括一第一电极条，漏极电极包括一第二电极条，第二电极条本质上平行于第一电极条。半导体层设置于源极电极与漏极电极下方，且包括一通道区域，通道区域设置于第一电极条与第二电极条之间。栅极电极设置于半导体层下方，栅极电极具有一条状本体部与至少一凹陷部，条状本体部平行于第一与第二电极条，且全部的通道区域均覆盖条状本体部。其中，第二电极条跨越凹陷部，使第二电极条的相对两端均与栅极电极于铅直方向上重迭，且第二电极条与栅极电极彼此重迭的部分形成一电容。

据此，即使栅极光罩与漏极光罩间产生朝向前、后、左、右的对位偏差，漏极电极与栅极电极的重迭面积与位置仍不会改变，即栅极-漏极电容不会改变，进而提升显示质量。

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施方式，并配合所附图式，作详细说明如下。然而如下的较佳实施方式与图式是作为参考与说明用，并非用来对本发明加以限制者。

附图说明

图1绘示的是公知像素结构的局部示意图。

图2绘示为本发明的第一较佳实施例的像素结构局部示意图。

图3绘示为图2中对应于A-A’剖面线的剖面示意图。

图4绘示为本发明的第二较佳实施例的像素结构局部示意图。

图5绘示为图4中对应于B-B’剖面线的剖面示意图。

图6绘示为本发明的第三较佳实施例的像素结构局部示意图。

图7绘示为本发明的第四较佳实施例的像素结构局部示意图。