[发明专利]提高半导体元器件的性能的方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种提高半导体元器件的性能的方法。

背景技术

在现有的半导体制造工艺中，引入了一种应力记忆技术(SMT，Stress Memorization Technology)，用于源极/漏极(S/D)离子注入步骤后，以诱发应力于金属氧化物半导体场效应管(MOSFET)的沟道区域，借此改善所制造的元器件的电学特性。

在传统的SMT工艺中，通常采用沉积应力层及S/D退火工艺，以诱发应力于衬底中，即通过S/D退火工艺使位于应力顶盖层(stress capping layer)下层的多晶硅栅极再结晶，从而改善N沟道金属氧化物半导体(NMOS)元器件的电性能。上述的应力层将在后续工艺前移除。

图1A～1E为现有技术中的SMT工艺的示意图。如图1A所示，首先可在衬底1沉积形成栅氧化层2，再在栅氧化层2上沉积一多晶硅层；然后再对所述栅氧化层2和多晶硅层进行曝光、刻蚀等工艺，从而形成栅极3；接着，如图1B所示，将在上述栅极3的两侧形成第一侧墙4，然后再以第一侧墙4及栅极3为掩膜，进行浅离子注入工艺，从而在衬底1上形成浅掺杂源漏区5；随后，如图1C所示，将通过沉积、光刻、腐蚀等一系列工艺流程在第一侧墙4的外侧形成第二侧墙6，然后再以栅极3、第一侧墙4以及第二侧墙6为掩膜，并以第二侧墙6所定义的窗口，进行深源/漏区离子注入，在衬底1上形成源/漏(S/D)区7；再者，如图1D所示，将在所形成的栅、源和漏区上形成缓冲氧化层8，用于避免后续所形成的高应力氮化物层9对上述所形成的栅极造成不必要的破坏，然后再在所形成的缓冲氧化层8之上形成高应力氮化物层9，用于诱发应力于衬底中的沟道区域。在形成上述高应力氮化物层9之后，即可进行快速热退火(RTA)工艺，从而使浅离子注入区横向扩散，并修复在进行浅离子注入工艺和深源/漏区离子注入工艺时受损的晶格，并且使所注入的离子分布比较均匀。最后，如图1E所示，去除上述的高应力氮化物层9和缓冲氧化层8，完成整个SMT工艺。

由上可知，虽然传统的SMT工艺可通过施以应力的方式而改善元器件的性能，但是使用传统的SMT工艺所形成的半导体元器件中的电子迁移率相对仍然比较低，因此半导体元器件的电学性能还有待提高。

发明内容

有鉴于此，本发明提供一种提高半导体元器件的性能的方法，从而有效地改善半导体元器件的电学性能。

根据上述目的，本发明的技术方案是这样实现的：

一种提高半导体元器件的性能的方法，该方法包括：

在衬底上依次形成栅氧化层和多晶硅层；对所述栅氧化层和多晶硅层进行刻蚀，形成栅极；

在所述栅极的两侧形成第一侧墙；进行浅离子注入工艺，以形成浅掺杂源漏区；

在上述第一侧墙的外侧形成第二侧墙；

进行预非晶化注入工艺；

进行深源/漏区离子注入工艺；

在所形成的栅、源和漏区上依次形成缓冲氧化层和高应力氮化物层；

进行快速热退火工艺；去除上述的高应力氮化物层和缓冲氧化层。

在所述预非晶化注入工艺中，所使用的离子为锗离子。

所述锗离子的能量为：10～30Kev；

所述锗离子的剂量为：3×10¹⁴～2×10¹⁵/cm²。

在所述深源/漏区离子注入工艺，所使用的离子为磷离子或砷离子。

在所述深源/漏区离子注入工艺，所注入的离子的能量为：1～30Kev；所注入的离子的剂量为：5×10¹³～3×10¹⁵/cm²。

所述缓冲氧化层的厚度为：10～1000埃。

所述高应力氮化物层由Si₃N₄构成；

所述高应力氮化物层的厚度为：100～10000埃。

在进行所述快速热退火工艺时，所使用的退火温度为：900～1100摄氏度。

由上可知，本发明提供了一种提高半导体元器件的性能的方法，由于在该方法中，在形成高应力氮化物层之前，先进行了预非晶化注入工艺，由于上述预非晶化注入工艺将使得栅多晶硅层的非晶化更为显著，因而在经过后续的高温快速热退火工艺之后能够更为有效地保留所沉积的高应力氮化物层的应力，在沟道中引起更大的形变，更高地提高了电子迁移率，从而有效地改善了半导体元器件的电学性能。

附图说明

图1A～1E为现有技术中的SMT工艺的示意图。