[发明专利]集成电路封装体

说明书

本申请是申请日为2007年3月28日、申请号为200710091415.4、发明名称为“集成电路封装体及其制作方法”的中国发明专利申请的分案申请。

技术领域

本发明涉及集成电路封装体及其制作方法，尤其涉及一种具有高合格率的集成电路封装体及其制作方法。

背景技术

在集成电路装置的制造工艺中，集成电路必须经过封装步骤处理后，使用于各种不同的应用领域，例如，计算机、手机或数码相机等。因此，集成电路封装的合格率也直接影响最终集成电路装置的合格率。

图1A-图1D显示现有集成电路封装的剖面图。如图1A及图1B显示在接合步骤之前，保护层8形成于盖板4上的形式。而图1C及图1D显示在接合步骤之前，保护层8形成于集成电路芯片2上的形式。在图1A中，显示了上方形成有感光元件12的集成电路芯片2，且感光元件12电连接于接合焊盘6。又如图1A所示，通过粘着剂10，贴附盖板4于集成电路芯片2的上方，且在盖板4与集成电路芯片2之间形成间隙14。在上述接合盖板4与集成电路芯片2的步骤中，粘着剂10会溢流至感光元件12的区域，如图1A所示。图1B显示根据图1A中在接合步骤时粘着剂溢流至感光元件的集成电路封装体的剖面图。在图1B中，粘着剂10会溢流至感光元件12的区域，且覆盖部分感光元件12，使得感光元件12对从外界经盖板4及间隙14的光反应并不一致，而导致集成电路封装体不合格。

如图1C所示，提供上方形成有感光元件12及接合焊盘6的集成电路芯片2，且覆盖保护层8于接合焊盘6的上方。接着，接合盖板4在集成电路芯片2上，且形成间隙14于盖板4与集成电路芯片之间。在上述接合步骤时，粘着剂10会沿着保护层8的侧壁溢流至感光元件12的区域，如图1C所示。图1D显示根据图1C中在接合步骤时粘着剂溢流至感光元件的集成电路封装体的剖面图。如图1D所示，粘着剂10会溢流至感光元件12的区域，且覆盖部分感光元件12，因而导致集成电路封装体的封装合格率降低。由此，可知现有接合方式皆会造成上述的问题。

因此，亟需一种集成路封装体，以解决上述问题，且提高集成电路封装体的制造工艺合格率。

发明内容

有鉴于此，本发明的目的是提供一种集成电路封装体。上述集成电路封装体，包含：集成电路芯片，具有一元件区域；基板，设置于该集成电路芯片上，且与该集成电路芯片之间隔有保护层并于元件区域上方形成一间隙；及第一挡墙，形成于该元件区域与该保护层之间。

如上所述的集成电路封装体，还包含第二挡墙，介于该保护层与该第一挡墙之间。

如上所述的集成电路封装体，其中该第二挡墙的高度小于或等于该第一挡墙的高度。

如上所述的集成电路封装体，其中该第二挡墙位于该集成电路芯片上。

如上所述的集成电路封装体，其中该第二挡墙位于基板上，且该基板对应地设置于该集成电路芯片的上方。

如上所述的集成电路封装体，其中该第一挡墙与该保护层相隔一距离。

如上所述的集成电路封装体，其中该第一挡墙与该保护层之间相距大于或等于0.5μm。

如上所述的集成电路封装体，其中该第二挡墙与该保护层相隔一距离。

如上所述的集成电路封装体，其中该第二挡墙与该保护层之间相距大于或等于0.5μm。

如上所述的集成电路封装体，其中该第一挡墙之高度等于该间隙之宽度。

因此，在接合步骤时，挡墙可阻挡粘着剂溢流至感光元件的区域。再者，由于在接合焊盘与感光元件之间设置有挡墙，使得可更加精准控制粘着剂形成的位置及使用量，进而降低制作成本。

附图说明

图1A-图1D显示现有集成电路封装体的剖面图；

图2A-图2H显示根据本发明第一实施例制作的集成电路封装体的剖面图；

图3A-图3B显示根据本发明第二实施例制作的集成电路封装体的剖面图；

图4A-图4D显示根据本发明第三实施例制作的集成电路封装体的剖面图；以及

图5A-图5B显示根据本发明第四实施例制作的集成电路封装体的剖面图。

其中，附图标记说明如下：

现有技术

2～集成电路芯片；    4～盖板；

6～接合焊盘；        8～保护层；

10～粘着剂；         12～感光元件；

14～间隙。

本发明

102～集成电路芯片；  103～上表面；

104～感光元件；      105～下表面；

106～接合焊盘；      108～挡墙；