[发明专利]内置绝缘栅双极晶体管的半导体装置

说明书

技术领域

本发明涉及半导体装置，特别涉及具有为了改善IGBT(绝缘栅双极晶体管)的关断(turn-off)特性而设置的P沟道MOS晶体管(绝缘栅型场效应晶体管)的半导体装置。更详细地说，本发明涉及内置IGBT的半导体装置的结构。

背景技术

作为处理大功率的功率器件，公知有IGBT。该IGBT在等效电路上利用MOS晶体管控制双极晶体管的基极电流。IGBT兼具MOS晶体管的高速开关特性和双极晶体管的高电压/大电流处理能力这两方面特征。

为了降低功率损失，IGBT被要求低开启电压以及低开关损失。通常，在IGBT中，在接通(turn-on)时，从P型集电极层向N型基极层(漂移层)注入少数载流子的空穴，利用N漂移层的传导率调制，使漂移层的电阻下降。当利用该N型基极层(漂移层)的传导率调制使其电阻下降时，从发射极层注入很多电子，IGBT高速地转移到开启状态。

在开启状态下，集电极-发射极间电压(开启电压)大体施加在该N型基极层上。为了使该开启电压下降，而增加漂移层中的多数载流子电流，降低该漂移层的电阻值。但是，在关断时，需要将该漂移层中的过剩载流子全部放出到IGBT外部，或者，利用电子-空穴的复合来消除过剩载流子。因此，在过剩载流子较多的情况下，在放出载流子之前，电流流过，导致关断损失增加。

在日本特开2003-158269号公报和日本特开2005-109394号公报中公开了谋求降低该IGBT的关断损失并以高速进行关断的结构。

在日本特开2003-158269号公报中，在IGBT的漂移层表面设置绝缘栅型控制电极。在IGBT关断时，调整该绝缘栅型控制电极的电位，吸收在漂移层生成的空穴，从而谋求抑制关断时的尾电流的产生。

在日本特开2003-158269号公报的绝缘栅型控制电极中，作为栅极绝缘膜的膜厚，例如设定为5nm～30nm栅极的膜厚，利用隧道现象或雪崩现象，强制性地抽出空穴。

另外，在日本特开2005-109394号公报所示的结构中，在集电极节点和双极晶体管的基极之间设置P沟道MOS晶体管(绝缘栅型场效应晶体管)。与该P沟道MOS晶体管串联地设置有双极晶体管的基极电流控制用的N沟道MOS晶体管。

在IGBT的动作中(开启状态的期间)，将P沟道MOS晶体管维持为非导通状态，在关断时，将该P沟道MOS晶体管设定在导通状态，使从集电极向双极晶体管流入的空穴电流旁路。防止在关断时从集电极节点向基极层注入空穴，使双极晶体管的漂移层(基极层)的残留载流子(空穴)的排出高速化，降低开关损失。由此，实现关断时的低开关损失和高速动作，并且，维持IGBT的低开启电压。

在该日本特开2005-109394号公报所示的结构中，为了保障截止时的耐压，P沟道MOS晶体管的栅极绝缘膜的膜厚以具有例如场绝缘膜等的元件耐压以上的栅极耐压的方式构成。

在上述日本特开2003-158269号公报中，使用在漂移层(基极层)表面设置的绝缘栅型控制电极，在关断时利用隧道现象或雪崩现象排出空穴。在该情况下，产生如下问题：控制电极下部的5～30nm膜厚的绝缘膜被施加高电压，该绝缘膜的耐压特性容易恶化。

另外，在日本特开2003-158269号公报所示的结构中，绝缘栅型控制电极与控制IGBT的关断以及接通的控制电极(MOS晶体管的栅极)单独设置。因此，在该情况下，产生如下问题：难以调整IGBT关断/接通时的定时和施加在绝缘栅型控制电极上的电压的定时。

另外，在上述日本特开2005-109394号公报所示的结构中，P沟道MOS晶体管的栅电极固定为接地电平，或者，根据相同控制电路的输出信号控制P沟道MOS晶体管以及N沟道MOS晶体管这两者的栅极电压。

在IGBT的非导通状态期间，P沟道MOS晶体管维持在导通状态。在该情况下，对P沟道MOS晶体管的栅电极施加有与发射极的电压相同程度的电压，因此，在该P沟道MOS晶体管导通时，施加与集电极-发射极间电压Vce相同程度的高电压。因此，作为P沟道MOS晶体管的栅极绝缘膜，为了保障其耐压，采用厚的绝缘膜，例如具有场绝缘膜以上的膜厚。其结果是，产生如下问题：该P沟道MOS晶体管的高度变得比周边的N沟道MOS晶体管的高度高，IGBT中的阶梯差变大。另外，存在如下问题：由于对该P沟道MOS晶体管施加高电压，所以，为了保障针对周围杂质区域的绝缘，需要在杂质区域间确保足够的距离，元件的占有面积增大。

发明内容

本发明的目的之一是提供一种能够维持IGBT的低开启电阻、低开关特性损失以及耐压特性并且降低元件占有面积的半导体装置。