[发明专利]半导体器件和闪存器件的制作方法

权利要求书

1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：

提供一衬底，所述的衬底包括一阵列区和一外围区；

形成一图形化的硬式掩膜层于所述衬底上；

以所述的图形化的硬式掩膜层为掩膜，蚀刻所述衬底，形成多个沟槽于所述衬底中；

形成一旋转涂布介电层于所述衬底上，并填入所述的多个沟槽中；

进行一第一研磨过程，移除超过所述图形化的硬式掩膜层表面的部份所述的旋转涂布介电层；

形成一图案化光刻胶，覆盖部份所述的阵列区的旋转涂布介电层；

进行一第一回蚀刻过程，蚀刻未被所述的图案化光刻胶覆盖的外围区的旋转涂布介电层；

移除所述的图案化光刻胶；

进行一第二回蚀刻过程，回蚀刻所述的阵列区和外围区沟槽中的旋转涂布介电层；

形成一高密度等离子体介电层，于所述的沟槽中的旋转涂布介电层上；及

进行一第二研磨过程，移除超过所述的图形化的硬式掩膜层表面的部份高密度等离子体介电层，形成多个浅沟槽隔离结构。

2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述的阵列区的沟槽的深宽比大于所述的外围区的沟槽的深宽比。

3.如权利要求1所述的半导体器件的制作方法，其特征在于，所述的第一回蚀刻过程和第二回蚀刻过程为湿蚀刻过程。

4.如权利要求1所述的半导体器件的制作方法，其特征在于，所述的图案化光刻胶的边界位于所述的阵列区最外围的主动区的硬式掩膜层上。

5.如权利要求1所述的半导体器件的制作方法，其特征在于，所述的外围区的沟槽中的旋转涂布介电层的蚀刻率低于所述的阵列区的沟槽中的旋转涂布介电层的蚀刻率。

6.如权利要求1所述的半导体器件的制作方法，其特征在于，所述的高密度等离子体介电层的蚀刻率低于所述的旋转涂布介电层的蚀刻率。

7.一种闪存器件的制作方法，其特征在于，所述制作方法包括：

提供一衬底，该衬底包括一阵列区和一外围区；

形成一图形化的硬式掩膜层于所述的衬底上；

以所述的图形化的硬式掩膜层为掩膜，蚀刻该衬底，形成多个沟槽于所述的衬底中；

形成一旋转涂布介电层于所述的衬底上，并填入所述的多个沟槽中；

进行一第一研磨过程，移除超过所述的图形化的硬式掩膜层表面的部份所述的旋转涂布介电层；

形成一图案化光刻胶，覆盖部份所述的阵列区的旋转涂布介电层；

进行一第一回蚀刻过程，蚀刻未被所述的图案化光刻胶覆盖的外围区的旋转涂布介电层；

移除所述的图案化光刻胶；

进行一第二回蚀刻过程，回蚀刻所述的阵列区和外围区沟槽中的旋转涂布介电层，并调整所述的第一回蚀刻过程和所述的第二回蚀刻过程的蚀刻深度，使最后所述的外围区的沟槽中的旋转涂布介电层的蚀刻深度不小于所述的阵列区的沟槽中的旋转涂布介电层的蚀刻深度；

形成一高密度等离子体介电层，于所述的沟槽中的旋转涂布介电层上；及

进行一第二研磨过程，移除超过所述的图形化的硬式掩膜层表面的部份高密度等离子体介电层，形成多个浅沟槽隔离结构。

8.如权利要求7所述的闪存器件的制作方法，其特征在于，调整所述的第一回蚀刻过程和第二回蚀刻过程的蚀刻深度的步骤，为使最后所述的外围区的沟槽中的旋转涂布介电层的蚀刻深度大于所述的阵列区的沟槽中的旋转涂布介电层的蚀刻深度。

9.如权利要求7所述的闪存器件的制作方法，其特征在于，所述的阵列区的沟槽的深宽比大于所述的外围区的沟槽的深宽比。

10.如权利要求7所述的闪存器件的制作方法，其特征在于，所述的第一回蚀刻过程和所述的第二回蚀刻过程为湿蚀刻过程。

11.如权利要求7所述的闪存器件的制作方法，其特征在于，所述的图案化光刻胶的边界位于所述的阵列区最外围的主动区的硬式掩膜层上。

12.如权利要求7所述的闪存器件的制作方法，其特征在于，所述的外围区的沟槽中的旋转涂布介电层的蚀刻率低于所述的阵列区的沟槽中的旋转涂布介电层的蚀刻率。

13.如权利要求7所述的闪存器件的制作方法，其特征在于，所述的高密度等离子体介电层的蚀刻率低于所述的旋转涂布介电层的蚀刻率。