[发明专利]半导体器件和闪存器件的制作方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件和闪存器件的制作方法。

背景技术

在目前提高器件积集度的趋势下，堆栈栅极型(stacked-gate type)闪存的浮置栅极与浮置栅极之间的距离愈来愈近，使得浮置栅极与隔离介电层间形成自我对准浮置栅极(self-aligned floating gate)变成制作过程微缩的必要条件。随着制作过程的微缩，形成自我对准浮置栅极目前最常见的方法是在隔离介电层与主动区形成的浅沟槽隔离过程后，在隔离介电层与隔离介电层间的主动区域上成长穿隧氧化层，之后沉积作为浮置栅极的多晶硅，接着，对该多晶硅进行化学机械研磨过程。

浅沟槽隔离介电层是用作主动区与浮置栅极之间的隔离结构，其填入的介电材料通常是使用高密度等离子体二氧化硅(high density plasma silicon dioxide，HDP)，主要原因是其优异的空隙填充能力以及较低的湿蚀刻率。然而，随着制作过程的微缩，所欲填充的沟槽的深宽比也愈来愈高，逐渐超出高密度等离子体二氧化硅的填充能力(通常深宽比超过4会产生问题)，甚至产生制作过程中或产品无法接受的孔洞。解决方法有使用旋转涂布介电层(spin-on dielectric，SOD)或称旋转涂布玻璃(spin-on glass，SOG)沉积于高深宽比的沟槽底部，而后再将作为覆盖层的高密度等离子体二氧化硅沉积于旋转涂布玻璃之上。

图1A～1E是美国专利US 6,869,860用以解决上述问题的制作步骤，首先，请参照图1A，提供一衬底102，包括一阵列区106和一外围区108，衬底102上形成有一氮化硅组成的硬式掩膜层104，并且以硬式掩膜层104为掩膜，于阵列区106和外围区108的衬底分别蚀刻出多个沟槽110。请参照图1B，形成一旋转涂布玻璃(spin on glass，SOG)112于硬式掩膜层上，并填入上述沟槽110中，接着，进行烘烤、湿氧化、干氧化以及高温退火等过程，将旋转涂布玻璃(SOG)的聚硅氮烷(polysilazane)的Si-N键结转换为Si-O键结，形成二氧化硅。请参照图1C，进行一化学机械研磨过程，移除超过硬式掩膜层104的部份旋转涂布介电层112。请参照图1D，回蚀刻旋转涂布介电层112。请参照图1E，沉积一高密度等离子体(high density plasma，以下可简称HDP)介电层114于沟槽中。此美国专利US 6,869,860中所揭露的SOG二氧化硅回蚀方法，若使用干蚀刻技术，虽然可使得阵列区与外围区的回蚀刻深度差异不大，但是却会造成下列缺陷：

a.SOG二氧化硅对硬式掩膜氮化硅的干蚀刻选择比不够高，使得氮化硅被损耗的厚度比起使用湿蚀刻技术来得高，所以必须在沉积硬掩膜氮化硅时，将此损耗量事先算入为前置量，沉积较厚的硬掩膜氮化硅。然而，沉积较厚的硬式掩膜氮化硅有可能导致定义该硬式掩膜氮化硅时干蚀刻过程的其它问题，诸如定义该硬掩膜氮化硅之前掩膜厚度不足或临界尺寸的变异等。

b.干蚀刻在转角处较强的离子轰击效应使得硬式掩膜氮化硅在转角处被削圆(rounding)，令其形状更加倾斜，影响后续移除氮化硅后浮置栅极材料聚晶硅的填充，甚至产生严重的聚晶硅孔洞或褶缝(seam)。在多晶硅进行化学机械研磨后，该孔洞或褶缝裸露出来会造成闪存晶胞临界电压的分布过宽，降低产品良率与劣化信赖度。

c.SOG二氧化硅的抗湿蚀刻能力与电气绝缘能力仍不如HDP二氧化硅，所以通常SOG二氧化硅回蚀深度必须超过主动区的上转角，使露出HDP二氧化硅填充的空间。如使用干蚀刻技术回蚀则无法避免损坏主动区的上转角，导致后续在该处成长穿隧氧化层产生转角薄化(corner thinning)，劣化闪存晶胞的信赖度，例如数据保存能力。

上述美国专利US 6,869,860中所揭露的SOG二氧化硅回蚀方法若使用湿蚀刻(Wet Etch)技术，虽然可以免除上述所列的缺陷，但是由于SOG二氧化硅在阵列区与外围区的湿蚀刻率差异很大(阵列区的湿蚀刻比外围区域的湿蚀刻还快)，将导致外围区域的回蚀深度到达目标值时，晶胞阵列的SOG二氧化硅却将损耗殆尽，使得目前该制作过程只能采用干蚀刻技术。

发明内容

本发明实施例的目的在于提供一种半导体器件和闪存器件的在制作方法，以解决现有半导体器件在制作过程中由于只能采用干蚀刻技术而降低产品优良率等的问题。