[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明中所描述实施例的某一方面涉及一种半导体器件及其制造方法。

背景技术

在如今的半导体集成电路器件中，极大量的半导体器件形成在常规的衬 底上，并且利用多层互连结构使这些半导体器件互相连接。

在所述多层互连结构中，具有互连图案的层间绝缘膜堆叠于层中，所述 互连图案用于形成嵌入在层间绝缘膜中的互连层。

在这些多层互连结构中，下互连层与上互连层通过形成在层间绝缘膜中 的通孔接触部(via contact)相连接。

具体而言，在目前的超微制造(ultra-microfabricated)、超高速的半导 体器件中，将低介电常数膜(所谓的低-k膜)用作层间绝缘膜，以减少多层 互连结构中的信号延迟(RC延迟)问题。同时，，将阻抗低的铜图案用作 互连图案。

在具有嵌入在低介电常数层间绝缘膜中的Cu互连图案的多层互连结构 中，因为很难通过干蚀刻来图案化Cu层，因此使用在层间绝缘膜中形成沟 槽或通孔的工艺，即所谓的镶嵌或双镶嵌工艺。在镶嵌或双镶嵌工艺中，这 样所形成的沟槽或通孔填充有Cu层，并且随后通过化学机械抛光(CMP) 去除层间绝缘膜上的Cu层的多余部分。

基于此点，如果Cu互连图案直接与层间绝缘膜接触，则Cu原子会扩散 进入层间绝缘膜中，从而造成诸如短路等问题。因此，作为常规惯例，使用 导电扩散阻挡层、或者所谓的阻挡金属膜，来覆盖沟槽或通孔的形成有Cu 互连图案的侧壁和下表面处，并且使Cu层沉积在阻挡金属膜上。阻挡金属 膜的常规实例包括诸如钽(Ta)、钛(Ti)和钨(W)等难熔金属以及由这 些难熔金属的导电氮化物。

另一方面，在目前的45nm一代或随后一代的超微制造、超高速的半导 体器件中，随着微型工艺的发展，极大地缩小了形成在层间绝缘膜中的沟槽 或通孔的大小。

结果，为了使用这种具有高电阻率的阻挡金属膜来使互连阻抗实现所需 的减小，尽可能地缩小形成在精细的(fine)沟槽或通孔上的阻挡金属膜的 厚度。

另一方面，沟槽或通孔的侧壁和下表面覆盖有阻挡金属膜。

针对上述情形，日本特开专利公开No.2005-277390公开了以铜-锰合金 层(Cu-Mn合金层)直接覆盖形成在层间绝缘层中的沟槽或通孔。

日本特开专利公开No.2005-277390公开了以下内容：在Cu-Mn合金层 与层间绝缘膜之间的分界面处，通过Cu-Mn合金层中的Mn与层间绝缘膜中 的Si和氧之间的自形成反应(self-formation reaction)，形成厚度为2nm至 3nm、组分为MnSi_xO_y的锰硅氧化物层作为扩散阻挡层。

然而，上述技术却存在以下问题：由于自形成层(self-formed layer)的 MnSi_xO_y组分和包含在所述膜中的金属元素的低浓度，造成与Cu膜的粘附不 充分。

因此，日本特开专利公开No.2007-027259公开了一种将Cu-Mn合金层 与诸如Ta或Ti等难熔金属的阻挡金属膜相结合的结构。

对于这种Cu-Mn合金层与诸如Ta或Ti等难熔金属的阻挡金属膜的结合 结构，通过以下原因还获得对于氧化而阻抗增加的优选特征。

近年来，提出了使用多孔(porous)低介电常数膜作为形成层间绝缘膜 的低介电常数材料，以避免信号延迟(RC延迟)。然而，这种多孔低介电 常数材料的密度低，从而在制造时很容易遭受等离子体处理的破坏。遭到破 坏的膜的表面或内部很容易吸收潮气。

因此，由于多孔低介电常数膜内部吸潮，使得形成在多孔低介电常数膜 上的阻挡金属膜很容易被氧化，从而很可能使作为扩散阻挡的阻挡金属膜的 性能及其与Cu互连层或插塞(via plug)之间的粘附力退化。

然而，在这样的结构中使用上述Cu-Mn合金层会引起Cu-Mn合金层中 的Mn与阻挡金属膜被氧化的部分发生反应，使得能够保持作为扩散阻挡的 阻挡金属膜的性能及其与Cu互连层或插塞的高粘附力。因此，已经对使用 这种Cu-Mn合金层通过镶嵌或双镶嵌工艺而形成Cu互连层或插塞进行了研 究。

发明内容