[发明专利]电阻存储器、含有电阻存储器的集成电路的制作方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及电阻存储器、及含有电阻存储器的集成电路的制作方法。

背景技术

当前，开发成本低、速度快、存储密度高、制造简单且与互补金属氧化物(CMOS)半导体集成电路工艺兼容性好的新型存储技术受到世界范围的广泛关注。基于具有电阻开关特性的金属氧化物的电阻式随机存取存储器(RRAM)的内存技术是目前多家器件制造商开发的重点，因为这种技术可以提供更高密度、更低成本与更低耗电量的非易失性内存。RRAM的存储单元在施加脉冲电压后电阻值会产生很大变化，这一电阻值在断开电源后仍能维持下去。此外，RRAM具有抗辐照、耐高低温、抗强振动、抗电子干扰等性能。

文献“non-volatile resistive switching for advanced memory application”(An Chen，et，al.，IEDM Technical Digest，Dec.2005，Page 746)给出了一种电阻存储器结构，参考附图1所示，具有半导体衬底100，所述衬底内形成有源极110和漏极120以及位于半导体衬底100上源极110和漏极120之间的栅极结构130；钨栓塞140和互连铜线150用于层间互连；电阻存储器的下电极160的材料可以是金属钨，金属铜等，氧化所述下电极形成的电阻可变存储介质层170，例如氧化钨、氧化铜等材料，在电阻可变存储介质层170上形成的上电极180，可以是Ti/TiN的双层结构；互连铜线或是互连铝线190用于层间互联。

现有技术中，电阻存储器的面积大，不适应集成电路集成度越来越高的趋势；电阻可变的存储介质材料是氧化铜或氧化钨，采用上述材料会使电阻存储器的低电阻值过低而造成器件功耗大、电流大；对于含有电阻存储器的集成电路，电阻存储器的形成工艺与集成电路中其它存储器的互连结构是分别单独进行的，因此，制作工艺复杂。

发明内容

本发明解决的问题是提供一种电阻存储器、及其含有电阻存储器的集成电路的制作方法，防止电阻存储器的低电阻值过低而造成器件功耗大，防止电阻存储器面积过大，集成度低以及防止制作工艺复杂。

为解决上述问题，本发明一种含有电阻存储器的集成电路的制作方法，包括：提供半导体衬底，所述半导体衬底包含电阻存储单元区和逻辑单元区，其中电阻存储单元区的半导体衬底上形成有第一互连结构作为下电极，在逻辑单元区的半导体衬底上形成有第二互连结构；在第一互连结构、第二互连结构和半导体衬底上形成介质层；在介质层内形成露出第一互连结构的第一接触孔；沿第一接触孔对第一互连结构表面进行处理，形成电阻可变存储介质层，所述电阻可变存储介质层为金属硅氧化物；在第一接触孔侧壁及电阻可变存储介质层上形成上电极，并在第一接触孔内填充导电物质；在介质层内形成露出第二互连结构的第二接触孔；在第二接触孔内壁形成扩散阻挡层，及填充导电物质。

可选的，所述上电极与扩散阻挡层同时形成，第一接触孔和第二接触孔内同时填充导电物质。

可选的，所述金属硅氧化物是Ti_xSi_yO_z、Ni_xSi_yO_z或Co_xSi_yO_z。

可选的，所述电阻可变存储介质层的厚度为80埃～800埃。

可选的，所述形成电阻可变存储介质层的工艺为热氧化法、等离子体增强法或氧离子注入法。

可选的，所述第一互连结构和第二互连结构的材料为Ti_xSi_y、Ni_xSi_y或Co_xSi_y。

可选的，所述上电极、扩散阻挡层的材料为钛、氮化钛、钽或氮化钽。

可选的，所述上电极、扩散阻挡层的厚度为100埃～500埃。