[发明专利]阵列式扁平无引脚芯片的封装结构

说明书

技术领域

本发明涉及一种芯片，尤其涉及一种芯片的封装结构。

背景技术

芯片的封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放，固定，密封，保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁，也就是芯片上的接点用导线接到封装外壳的引脚上，这些引脚又通过印刷板上的导线与其他器件建立连接。

近几年来，DFN/QFN封装(方形扁平无引脚封装)由于具有良好的电和热性能、体积小、重量轻、其应用正在快速增长；采用微型引线框架的DFN/QFN封装称为MLF封装(微引线框架)。QFN封装和CSP(芯片尺寸封装)有些相似，但元件底部没有焊球，与PCB的电气和机械连接是通过PCB焊盘上印刷焊膏、过回流焊形成的焊点来实现的；这样对PCB焊盘设计和表面贴装工艺提出了一些新的要求。印刷网板设计、焊后检查、返修等都是表面贴装过程中所应该关注的。

由图1A、图1B、图1C可见：DFN/QFN是一种无引脚封装，呈正方形或矩形，封装底部中央位置有一个大面积裸露焊盘1用来导热，围绕大焊盘的封装外围四周有实现电气连结的引脚焊盘2。由于QFN封装不像传统的SOIC与TSOP封装那样具有鸥翼状引线，内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以它能提供卓越的电性能。此外，它还通过外露的引线框架焊盘提供了出色的散热性能。该焊盘具有直接散热通道，用于释放封装内的热量。通常将散热焊盘直接焊接在电路板上，并且PCB中的散热过孔有助于将多余的功耗扩散到铜接地板中，从而吸收多余的热量。由于体积小、重量轻、加上杰出的电性能和热性能，这种封装特别适合任何一个对尺寸、重量和性能都有要求的应用。所以非常适合应用在手机、数码相机、PDA以及其它便携小型电子设备的高密度印刷电路板上。

但现有技术中DFN/QFN封装的反面焊盘只能在封装的四周的边上面，这样就限制了封装的灵活度，不能和相关的CSP(裸片级封装)和BGA(球阵列封装)的引脚兼容。

发明内容

本发明需要解决的技术问题是提供了一种阵列式扁平无引脚芯片的封装结构，旨在解决上述的问题。

为了解决上述技术问题，本发明是通过以下技术方案实现的：

本发明包括：本体；在所述本体的反面框内有阵列式排列的引脚焊盘。

与现有技术相比，本发明的有益效果是：外面的导电焊盘将不是只能在四周，也可以阵列式的排列，这样就可以使封装更加灵活，同时能和CSP(裸片级封装)和BGA(球阵列封装)的引脚兼容。

附图说明

图1A是现有技术中DFN/QFN封装正面视图；图中：第一引脚3；

图1B是图1A的反面视图；

图1C是图1A的侧面视图；

图2A是本发明封装正面结构示意图；图中：第一引脚3；

图2B是图2A的反面视图(以针脚为9个为例)；

图2C是图2A的侧面视图；

图3是本发明的内部引线图。

具体实施方式

下面结合附图与具体实施方式对本发明作进一步详细描述：

由图2A、图2B、图2C可见：本发明包括：本体；在所述本体的反面框内有阵列式排列的引脚焊盘20；

所述的阵列式排列的引脚焊盘20是3X3的阵列；

所述的排与排或列与列之间的距离是0.5mm，引脚焊盘20作成0.25mmX0.25mm大小。

本发明在现有的QFN基础上开发出一种新的封装结构，外观和内部走线如下：

以9个封装PAD为例，按照2A、图2B、图2C，排列成3X3的阵列，引脚焊盘(PAD)的排与排或列与列之间的距离是0.5mm，引脚焊盘(PAD)的大小可以根据需要来定，一般作成0.25mmX0.25mm大小，整个封装大小可以根据内部裸片的大小来定；内部连接的引线框见图3，四面的内部引线焊盘30和外部的引脚焊盘20相连接，裸片放在框架中间，通过金丝和内部引线焊盘相连，在本发明的这个封装中，中间的内部引线焊盘和四周中间的任意个内部引线焊盘是相连的。