[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体装置及其制造方法，特别是涉及在衬底上具 有鳍形的半导体区域的三维结构的半导体装置及其制造方法。

背景技术

近几年来，随着半导体装置的高集成化、高功能化及高速化， 对半导体装置细微化的要求大为增加。这里，为了谋求降低衬底上 的晶体管占有面积，公开有各种元件结构。其中，具有鳍形结构的 场效应晶体管受到瞩目。具有鳍形结构的场效应晶体管，一般称为 鳍形(fin)场效晶体管(field effect transistor)，其具有由对衬底的主面垂 直的薄壁(鳍形)状的半导体区域所构成的活性区域。由于在鳍形场 效晶体管中，能够将半导体区域的侧面作为通道面使用，因此能够 降低衬底上的晶体管占有面积(譬如参照专利文献1、非专利文献1)。

图17(a)～(d)是显示向来的鳍形场效晶体管的结构图，图17(a) 为平面图，图17(b)为图17(a)的A-A线的断面图，图17(c)为图17(a) 的B-B线的断面图，图17(d)为图17(a)的C-C线的断面图。

如图17(a)～(d)所示，向来的鳍形场效晶体管具有由硅形成的支 撑衬底101、由在支撑衬底101上形成的由氧化硅构成的绝缘层102、 由在绝缘层102上形成为鳍形的半导体区域(以下称为“鳍形半导体 区域”)103a～103d、在鳍形半导体区域103a～103d上夹着栅极绝缘 膜104a～104d形成的栅极电极105、在栅极电极105侧面上形成的 绝缘性侧壁间隔层(sidewall spacer)106、夹着在鳍形半导体区域 103a～103d的栅极电极105的两侧面区域形成的延伸(extension)区域 107、以及在夹着鳍形半导体区域103a～103d的栅极电极105和绝 缘性侧壁间隔层106的两侧面区域形成的源漏极区域117。鳍形半 导体区域103a～103d被配置为在绝缘层102上的栅极宽度方向以一 定间隔排列。栅极电极105形成为在栅极宽度方向跨过鳍形半导体 区域103a～103d。延伸区域107由在鳍形半导体区域103a～103d的 每一个的上部形成的第一杂质区域107a、和在鳍形半导体区域 103a～103d的每一个的侧部形成的第二杂质区域107b构成。并且， 源漏极区域117由在鳍形半导体区域103a～103d的每一个的上部形 成的第三杂质区域117a和在鳍形半导体区域103a～103d的每一个 的侧部形成的第四杂质区域117b构成。并且，有关口袋(pocket)区 域的说明及图示予以省略。

图18(a)～(d)是按照工序顺序表示向来的半导体装置制造方法 的断面图。并且，图18(a)～(d)与图17(a)的C-C线断面结构对应。 并且，在图18(a)～(d)中，与图17(a)～(d)所示结构相同的构成要素 标记相同符号，省略重复说明。

首先，如图18(a)所示，准备在由硅构成的支撑衬底101上设有 由氧化硅构成的绝缘层102并且在绝缘层102上具有由硅构成的半 导体层的SOI(silicon on insulator绝缘硅)衬底。其后，将该半导体层 予以图形化，来形成由活性区域构成的鳍形半导体区域103b。

接着，如图18(b)所示，在鳍形半导体区域103b表面形成栅极 绝缘膜104之后，跨过支撑衬底101上的整面地来形成多晶硅膜 105A。

接着，如图18(c)所示，依次将多晶硅膜105A和栅极绝缘膜104 蚀刻，在鳍形半导体区域103b上夹着栅极绝缘膜104b形成栅极电 极105。其后，以栅极电极105为掩膜，向半导体区域103b离子注 入杂质来形成延伸区域107及口袋区域(图示省略)。

接着，如图18(d)所示，在支撑衬底101上的整面形成绝缘膜之 后，通过以各向异性干式蚀刻回蚀(etch back)该绝缘膜，在栅极电极 105的侧面上形成绝缘性侧壁间隔层106。此后，以栅极电极105和 侧壁106为掩膜，在半导体区域103b离子注入杂质形成源漏极区域 117。

根据以上的工序，能够在鳍形半导体区域103b上夹着栅极绝缘 膜104b形成具有栅极电极105的鳍形MISFET(metal insulator  semiconductor field effect transistor)。