[发明专利]半导体集成电路器件

权利要求书

1.一种半导体集成电路器件，包括：

字线；

包括第一和第二位线的互补位线；

两个或更多N个共源线；以及

存储单元，其与所述字线和所述互补位线连接；

其中所述存储单元包括第一和第二晶体管，

其中所述第一和第二晶体管的栅极与所述字线连接，

其中所述第一晶体管的源极或漏极与所述第一位线连接；

其中所述第二晶体管的源极或漏极与所述第二位线连接；

其中所述第一和第二晶体管中与位线连接的源极或漏极不同的源极或漏极，与第一和N个共源线的任一个连接，或者处于浮接状态，以在所述存储单元中存储存储信息。

2.根据权利要求1的半导体集成电路器件，

其中在所述存储单元的读取操作期间，所述第一共源线转变为第一电位，并且N个共源线的任一个转变为第一电位。

3.根据权利要求1的半导体集成电路器件，

其中所述存储单元在其中存储N位的数据。

4.根据权利要求1的半导体集成电路器件，

其中通过连接形成第一共源线和N个共源线的第M金属层布线与同所述第一和第二晶体管的漏极或源极连接的第(M-1)金属布线层，来进行所述存储单元中的数据的写入。

5.一种半导体集成电路器件，具有非易失性存储器，所述非易失性存储器包括：

字线；

包括第一和第二位线的互补位线；

第一、第二和第三共源线；

存储单元，其与所述字线和所述互补位线连接；以及

差动读出放大器，其与所述互补位线连接，

其中所述存储单元包括第一和第二晶体管，

其中所述第一和第二晶体管的栅电极与所述字线连接，

其中所述第一晶体管的漏电极与所述第一位线连接，

其中所述第二晶体管的漏电极与所述第二位线连接，以及

其中所述第一和第二晶体管的每个源电极与所述第一、第二和第三共源线的任一个连接，或者处于浮接状态，以在所述存储单元中存储存储信息。

6.根据权利要求5的半导体集成电路器件，

其中在所述存储单元的读取操作期间，所述第一共源线转变为第一电位，并且所述第二和第三共源线的任一个转变为第一电位。

7.根据权利要求5的半导体集成电路器件，

其中所述非易失性存储器在一个存储单元内存储两个数据。

8.根据权利要求5的半导体集成电路器件，

其中通过连接形成所述第一共源线以及第二和第三共源线的第M金属层布线与同所述第一和第二晶体管的漏极连接的第(M-1)金属布线层来进行所述存储单元中的数据的写入。

9.一种半导体集成电路器件，具有非易失性存储器，所述非易失性存储器包括：

字线；

包括第一和第二位线的互补位线；

第一至第五共源线；

存储单元，其与所述字线和所述互补位线连接；以及

差动读出放大器，其与所述互补位线连接，

其中所述存储单元包括第一和第二晶体管，

其中所述第一和第二晶体管的栅电极与所述字线连接，

其中所述第一晶体管的漏电极与所述第一位线连接，

其中所述第二晶体管的漏电极与所述第二位线连接，以及

其中所述第一和第二晶体管的每个源电极与所述第一至第五共源线的任意一个或多个连接，或者处于浮接状态，以在所述存储单元中存储存储信息。

10.根据权利要求9的半导体集成电路器件，

其中在所述非易失性存储器的读取操作期间，所述第一共源线转变为第一电位，并且所述第二至第五共源线的任一个转变为第一电位。

11.根据权利要求9的半导体集成电路器件，

其中所述非易失性存储器在一个存储单元内存储四个数据。

12.根据权利要求9的半导体集成电路器件，

其中通过连接形成所述第一至第五共源线的第M金属层布线与同所述第一和第二晶体管的漏极连接的第(M-1)金属布线层来进行所述存储单元中的数据的写入。