[发明专利]半导体集成电路及其相位补偿用电容的电容值调整方法有效
申请号: | 200810086537.9 | 申请日: | 2008-03-14 |
公开(公告)号: | CN101266275A | 公开(公告)日: | 2008-09-17 |
发明(设计)人: | 阿川谦一 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | G01R31/00 | 分类号: | G01R31/00 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 岳耀锋 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 集成电路 及其 相位 补偿 用电 电容 调整 方法 | ||
本申请基于2007年3月14日申请的日本专利申请第2007-64834号,并要求其优先权,其全部内容在此引入作为参考。
技术领域
本发明涉及一种半导体集成电路及其相位补偿用电容的电容值调整方法。
背景技术
使用运算放大器的电路多为包含反馈(负反馈)的电路。在包含负反馈的电路中,有时在高频带由于相位旋转变为正反馈而引起振荡。因此,对含有反馈环路的电路在高频带中是否不具有满足振荡条件的那样的条件(稳定性)进行判定。
作为反馈环路的稳定性判定方法,有使用相位裕度的方法(例如参照日本特开2006-10596号公报)。其中,首先开放闭环路电路的一端而构成开环路电路,从其一端改变频率并输入信号,求出另一端的输出,并求出环路传递函数。根据环路传递函数的增益-频率特性求出增益变为0dB(1倍)的单位增益频率fu,根据相位-频率特性求出该单位增益频率fu下的相位和延迟相位180°之差。该差为相位裕度。
当该相位裕度为基准值(例如15°)以上时,判定为不会引起振荡且稳定。但是,评价相位特性的电路复杂且导致成本增加。
另外,将运算放大器具有的相位补偿用电容的值设定得较大,并将相位裕度取得较大,由此确保稳定性。但是,伴随相位补偿用电容的增大,增益降低,使电路窄带化。另外,当相位补偿用电容大时, 通过率降低,具有发生输出的波形失真的问题。
另外,当构成电路的器件元件在制造工序中出现较大的偏差时,需要对该相位补偿用电容的每次采样进行优化(调整)。
发明内容
本发明的一个实施方式的半导体集成电路具有:放大电路,包含相位补偿用电容并具有反馈环路;以及稳定性判定调整电路,对预定的多个频率下的所述放大电路的输出电压的振幅进行测定,根据所述振幅之比对所述相位补偿用电容的电容值进行调整。
另外,本发明的一个实施方式的半导体集成电路具有:放大电路,其具有包含相位补偿用电容并对来自第1以及第2输入端子的输入电压差进行放大后从输出端子输出的放大器,且在所述第1输入端子和所述输出端子之间形成反馈环路;正弦波产生部,其根据频率控制信号改变频率,而使正弦波电压经由到达所述第1或第2输入端子的路径输入到所述第1或第2输入端子;振幅测定部,其与所述输出端子连接,对来自所述输出端子的输出电压的振幅进行测定;控制部,其根据电容控制信号对所述相位补偿用电容的电容值进行调整;以及运算部,其输出所述频率控制信号,根据在所述振幅测定部中测定的振幅以及从所述正弦波产生部输出的正弦波电压的振幅求出基于所述频率控制信号的频率中的闭环路增益,向所述控制部输出所述电容控制信号,以使第1频率下的所述闭环路增益和比所述第1频率低的第2频率下的所述闭环路增益之比成为预定值。
另外,本发明的一个实施方式的半导体集成电路具有:正弦波产生部,其根据频率控制信号改变频率来输出正弦波电压;放大电路,其具有包含相位补偿用电容并对来自第1以及第2输入端子的输入电压差进行放大后从输出端子输出的放大器、和对连接所述第1输入端子和所述输出端子来形成反馈环路或连接所述第1输入端子和所述正弦波产生部进行切换的第1开关;第2开关,连接在所述第1或第2输入端子与所述正弦波产生部之间;振幅测定部,与所述输出端子连 接,对来自所述输出端子的输出电压的振幅进行测定;控制部,根据开关控制信号进行所述第1以及第2开关的控制,根据电容控制信号进行所述相位补偿用电容的电容值的调整;以及运算部,输出所述频率控制信号,输出所述开关控制信号,以经由所述第1开关连接所述第1输入端子和所述正弦波产生部且使所述第2开关断开,由此计算出任意的频率下的所述放大电路的环路增益,根据所述环路增益计算出单位增益频率,输出所述开关控制信号,以经由所述第1开关连接所述第1输入端子和所述输出端子而形成反馈环路且使所述第2开关接通,计算出所述单位增益频率下的所述放大电路的闭环路增益和比所述单位增益频率低的第2频率下的闭环路增益之比,向所述控制部输出所述电容控制信号,以使所述比成为预定值。
附图说明
图1是示出本发明的第1实施例的半导体集成电路的概略结构的图。
图2是示出闭环路增益的一个例子的图。
图3是示出相位补偿用电容的概略结构的图。
图4是示出相位补偿用电容的电容值调整的流程的图。
图5是示出相位补偿用电容的电容值调整的流程的图。
图6是示出本发明的第2实施例的半导体集成电路的概略结构的图。
图7是示出环路增益的一个例子的图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810086537.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:高速纸机磨浆系统的优化节能降耗方法
- 下一篇:操作油和橡胶组合物