[发明专利]具备电容器的半导体装置及其制造方法

说明书

本申请是下述申请的分案申请：

发明名称：具备电容器的半导体装置及其制造方法

申请号：98118366.2

申请日：1998年8月17

技术领域

本发明涉及半导体装置及其制造方法，更特定地说，涉及具备电容器的半导体装置及其制造方法。

背景技术

近年来，对于半导体装置，特别是以DRAM(动态随机存取存储器)等为代表的半导体存储器，高集成化、微细化的要求越来越强。图114是现有的DRAM的存储单元区的一部分的平面示意图。参照图114，现有的DRAM的存储单元区具备：场效应晶体管；包含电容器下部电极1170a、1170b的电容器；字线1043a、1043b、1043e、1043f；以及位线1174。上述场效应晶体管由起到栅电极的作用的字线1043a、1043e和起到源/漏区的作用的有源区1039构成。具体地说，在半导体衬底的主表面中形成有源区1039，在半导体衬底的主表面上形成字线1043a、1043b、1043e、1043f。而且，在字线1043a、1043b、1043e、1043f和半导体衬底的主表面上形成第1层间绝缘膜(图中未示出)。然后，在该第1层间绝缘膜上形成位线1174，使其大致与字线1043a、1043b、1043e、1043f正交。然后，在位线1174和第1层间绝缘膜上形成第2层间绝缘膜(图中未示出)。在第2层间绝缘膜上形成电容器下部电极1170a、1170b。位线1174在接触孔1049中与有源区1039电连接。电容器下部电极1170a、1170b分别在接触孔1038a、1038b中与有源区1039中的上述场效应晶体管的源/漏区之一电连接。而且，在图115中示出该DRAM的存储单元区的沿500-500线的剖面图。

图115是示出图114的沿500-500线的剖面和DRAM的外围电路区的剖面的剖面图。参照图115，在DRAM的存储单元区中，在被槽分离氧化膜1040包围的有源区1039中形成场效应晶体管的源/漏区1201a、1201b。在被该一对源/漏区1201a、1201b夹住的沟道区上，经栅绝缘膜1042a形成栅电极1043a。在栅电极1043a上形成氮化硅膜1044a。栅电极1043a由n型掺杂多晶硅构成。在栅电极1043a和氮化硅膜1044a的侧面形成由氮化硅膜构成的侧壁1046a、1046b。在侧壁1046a、1046b、氮化硅膜1044a和半导体衬底1001的主表面上形成非掺杂氧化硅膜1047。在槽分离氧化膜1040上，经栅绝缘膜1042b形成栅电极1043b。在栅电极1043b上形成氮化硅膜1044b。在栅电极1043b和氮化硅膜1044b的侧面形成由氮化硅膜构成的侧壁1046c、1046d。在侧壁1046c、1046d和氮化硅膜1044b上形成非掺杂氧化硅膜1047。在该非掺杂氧化硅膜1047上形成第1层间绝缘膜1048。通过用刻蚀除去第1层间绝缘膜1048和非掺杂氧化硅膜1047的一部分，形成接触孔1049。在接触孔1049的内部和第1层间绝缘膜1048上形成掺杂多晶硅膜1052。在掺杂多晶硅膜1052上形成高熔点金属硅化物膜1053。由该掺杂多晶硅膜1052和高熔点金属硅化物膜1053构成位线1174。在高熔点金属硅化物膜1053上形成氮化硅膜1054。在氮化硅膜1054、高熔点金属硅化物膜1053和掺杂多晶硅膜1052的侧面形成由氮化硅膜构成的侧壁1055a、1055b。在第1层间绝缘膜1048、侧壁1055a、1055b和氮化硅膜1054上形成第2层间绝缘膜1037。通过除去第1和第2层间绝缘膜1048、1037的一部分，形成与电容器下部电极1170a和源/漏区之一进行电连接用的接触孔1038a。在接触孔1038a的内部形成由掺杂多晶硅构成的栓1057。然后，在开口部1038a和第2层间绝缘膜1037上形成电容器下部电极1170a。为了以少的占有面积确保电容器的电容，该电容器下部电极1170a具备圆柱形的结构。然后，在电容器下部电极1170a和第2层间绝缘膜1037上形成电介质膜1150。在电介质膜1150上形成电容器上部电极1151。在电容器上部电极1151上形成第3层间绝缘膜1205。