[发明专利]具有包括银的互连的半导体结构及其形成方法

权利要求书

1.一种形成半导体结构(200)的方法，包括：

提供半导体衬底(201)，该半导体衬底包括介电材料的层(210)，凹部设置在该介电材料的层(210)之中；以及

以包括银的材料填充该凹部。

2、如权利要求1所述的方法，其中，该凹部包括接触通孔(211、212、213)及沟槽(222、223、224)的至少其中之一。

3、如权利要求1所述的方法，进一步包括在以包括银的材料填充该凹部之前，在该凹部的侧壁及底表面的至少其中之一之上形成包括铑的材料的层(214)。

4、如权利要求3所述的方法，其中，包括铑的材料的层(214)额外地形成在该半导体衬底(201)的位于该凹部之外的部分之上。

5、如权利要求1所述的方法，其中，以包括银的材料填充该凹部包括在该半导体衬底(201)之上沉积包括银的材料的层(216)。

6、如权利要求6所述的方法，进一步包括实施退火工艺，在沉积包括银的材料的层(216)之后实施该退火工艺。

7、如权利要求6所述的方法，进一步包括移除包括银的材料的层(216)的位于该凹部之外的部分。

8、如权利要求4所述的方法，进一步包括移除包括铑的材料的层(214)的位于该凹部之外的部分。

9、如权利要求1所述的方法，进一步包括在该半导体衬底(201)之上形成包括铑的材料的层(217)，在以包括银的材料填充该凹部后实施形成包括铑的材料的层(217)。

10、如权利要求12所述的方法，进一步包括：

在形成包括铑的材料的层(217)之后，形成掩膜(218)，该掩膜覆盖以包括银的材料填充的凹部；以及

实施蚀刻工艺，该蚀刻工艺用来将包括铑的材料的层(217)的没有被该掩膜(218)所覆盖的部分予以移除。

11、如权利要求1所述的方法，进一步包括在以包括银的材料填充的凹部之上形成导电线(222、223、224)，以包括银的材料填充的凹部将该导电线连接至形成于该半导体衬底中位于该凹部下方的电路组件(208、206、209)。

12、一种半导体结构(200)，包括：

半导体衬底(201)，该半导体衬底(201)包括介电材料的层(210)；以及设置在介电材料的层(210)之中的凹部，该凹部以包括银的材料填充。

13、如权利要求15所述的半导体结构(200)，其中，该凹部包括接触通孔(211、212、213)及沟槽(222、223、224)的至少其中之一。

14、如权利要求15所述的半导体结构(200)，其中，该半导体衬底(201)包括：

电路组件(208、206、209)，形成于介电材料的层(210)下方；以及

导电线(222、223、224)，形成于介电材料的层(210)上方；

其中，以包括银的材料填充的凹部将该电路组件(208、206、209)电性连接至该导电线(222、223、224)。

15、如权利要求15所述的半导体结构(200)，进一步包括层(214)，该层(214)为包括铑的材料的层，所述包括铑的材料的层(214)覆盖该凹部的侧壁及底表面的至少其中之一。

16、如权利要求15所述的半导体结构(200)，进一步包括层(217)，该层(217)为包括铑的材料的层，所述包括铑的材料的层(217)设置在以包括银的材料所填充的该凹部之上。

17、如权利要求15所述的半导体结构(200)，其中，包括银的材料形成导电特征(211、212、213)，该半导体结构(200)进一步包括层(217)，该层(217)为包括铑的材料的层，所述包括铑的材料的层(217)实质上覆盖该导电特征(211、212、213)与该半导体衬底(201)的其它部分之间的整个界面。