[发明专利]多晶硅硅化物电熔丝器件

说明书

技术领域

本发明涉及半导体集成电路使用的电熔丝器件，特别是涉及一种新型多晶硅和金属硅化物构成的电熔丝结构。

背景技术

电熔丝是半导体集成电路常用的器件，它是一个低电阻连接线，加高压烧毁后电阻变得很大，即等效连接线断开，主要有二个用途。一是用于连接冗余电路，当检测电路检测到电路中有损坏的器件或电路单元时，通过加较高电压将这些连接线熔断来选择冗余的相同功能的单元来代替。另一个是用于集成电路程序化功能，即先将电路和器件阵列以及程序化电路在芯片上加工好，再由外部进行数据输入，通过程序化电路熔断熔丝来设计希望的电路。一个典型例子是用于可编程只读存储器(Programmable Read Only Memory，PROM)，通过熔断熔丝产生断路完成信息″1″的写入，而未断开的熔丝保持连接状态，即为状态″0″。

一种常用的电熔丝器件，即现有技术1(申请号为96198416.3的中国专利申请)的俯视图和结构如图1至图3所示，在介质例如二氧化硅01上形成瓶颈状多晶硅层02，其中多晶硅可以掺入N型或P型或不掺杂。用传统的硅化物工艺形成金属硅化物03，在二侧的引出区再形成接触孔04引出熔丝二端。金属硅化物的方块阻值较小，当接触孔04a和04b二端加高压脉冲，瞬态大电流通过金属硅化物03的熔断区(即瓶颈部分)时硅化物会被烧断，形成图3所示意结构。同时瞬态大电流产生的热也会使熔断区下面多晶硅再结晶和杂质重新分布，使熔丝二端04a和04b的电阻显著增加。

随着集成电路技术提高，器件尺寸不断缩小，上述相类似熔丝结构出现下列缺点：一是实施电压熔断后有残留硅化物熔丝，或者多晶硅再结晶不稳定，导致熔断后电阻值分布范围增大和中值(mean)偏小；二是熔丝通入的电流产生的高热会引起芯片上周围的器件过热，继而降低器件稳定性。

为克服上述二个缺点现有技术2(专利号为7227238的美国专利申请)将熔丝的多晶硅采用三段不同掺杂。如图4所示，02a、02b和02c为三段不同掺杂多晶硅，其中，02a为N型(或P型)，02c与02a掺杂种类相反为P型(或N型)，02b可以为不掺杂区、或N型掺杂区、或P型掺杂区、或P型和N型共同掺杂区。它们都是同一层沉积的多晶硅，然后采用离子注入掺杂形成，可以和CMOS集成电路中的N+注入、和/或P+注入、和/或N型漏极前延(NLDD)注入、和/或P型漏极前延(PLDD)注入掩膜版共用，这样不增加任何工艺步骤和芯片面积，仅靠版图设计就可实现。但制造中需要靠两层的离子注入掩膜版，这两层掩膜版的对准误差影响三个多晶硅区域的大小，继而影响熔断后电阻值的均匀性。

发明内容

本发明的目的在于，提供一种将熔断控制在中间熔断区的多晶硅硅化物电熔丝器件。

为实现上述目的，本发明采用如下技术方案：

一种多晶硅硅化物电熔丝器件，包括：

衬底，

设于衬底上的一半导体材料层，该半导体材料层包括两端掺杂种类相同的引出区和中部的不掺杂区或掺杂浓度低于两端引出区的中间区；该中间区内设有一个或多个熔断区；

设于所述半导体材料层上的金属硅化物层。

作为本发明的一种改进，所述金属硅化物层上还设有一介质层，所述介质层在位于两端的所述引出区处分别设有一个或多个惯穿至金属硅化物层的接触孔。

作为本发明的一种优选方式，所述接触孔位于所述引出区远离所述熔断区一侧。

其中，所述半导体材料层为多晶硅、非晶硅或者锗硅合金材料中的一种。

作为本发明的又一改进，至少一所述引出区靠近接触孔一侧的宽度大于靠近所述熔断区一侧的宽度。

作为本发明的又一优选方式，所述熔断区与该中间区重合。

作为本发明的再一改进，至少一所述引出区包括一细长的引出端，所述引出区通过该引出端与所述中间区邻接。

作为本发明的再一优选方式，所述引出端为阶梯形。

作为本发明的再一改进，所述熔断区的宽度小于该中间区的最大宽度。

作为本发明的再一优选方式，所述熔断区为多个，该多个熔断区串接成一长条形结构。

作为本发明的再一优选方式，所述熔断区为一个或多个串接的弯曲或弯折形结构。