[发明专利]用于高频测量的芯片式探测器和测量方法

说明书

技术领域

本发明涉及一种用于高频测量的芯片式探测器和测量方法。本发明尤其涉及一种芯片式探测器及其使用方法。

背景技术

在集成电路(IC)器件和其它电子元件的设计期间，使用诸如矢量网络分析仪(VNA)的测试设备正变得越来越重要。这里，测试设备用于特定被测装置(DUT)的表征和建模。

被测装置在高频的测量需要非常精确的校正。不幸的是，将被测装置通过接口连接或连接到测试设备的接口装置(例如电缆、连接器、探测器等)能够产生使被测信号失真的寄生影响(例如，电容效应、感应作用、信号衰减等)。

为了解决接口装置的寄生影响，通过有效旁路掉接口装置不需要的影响来进行主要将测量参考面从测试设备移至被测装置的校正变得很普遍。一种已知的校正技术使用了一组电子标准将测试参考面移至被测装置。这里，测量断路、短路和50欧姆负载标准，并且结果用于求解一组联立方程，方程的解能够识别移动测量参考面所需要的误差项。

通常，在被测装置的接口处使用连接器或射频(RF)探测器进行被测装置的测量。在两种情况下，为了能够将测量的参考面从测试设备移至被测装置，就要测量外部校正标准。

不幸的是，使用射频探测器具有一些缺点。例如，射频探测器的成本可能过高，并且探测器自身非常易碎，可能很容易毁坏。射频探测器还受限于有限数量的校正标准，典型地包括短路、断路和负载。此外，射频探测器的性能随频率变化，负载可能开始看起来象短路，从而使校正恶化。此外，针对每个校正标准，射频探测器大量次数的接触和离开还增加了不确定性，导致校正不精确以及由于射频探测器的易碎性而缩短探测器的寿命。

而且，已经确定的是，即使用射频探测器校正后，探测器和/或连接器中的一些无法解释的寄生影响也会使高频处的校正恶化。

因此，一直需要一种芯片式探测器，它能够克服、降低、和/或减轻用于高频测量的现有技术芯片式探测器的一个或多个前述和其它缺点以及不足。

发明内容

提供了一种用于测量被测装置的芯片式探测器。该探测器包括探针、电压和控制连接器、芯片载体、可编程端接芯片。该探针被配置为接触被测装置。该电压和控制连接器与探针进行电通信。可编程端接芯片具有通过受控坍塌芯片连接(controlled collapsed chip connections)而与电压和控制连接器以及芯片载体互相连接的多个端接。

还提供了一种测量被测装置的方法。该方法包括使用多个集成在芯片式探测器内的可编程端接来测量被测装置的高频测量。

还提供了一种校正芯片式探测器的方法，该方法包括数字选择驻留于芯片式探测器的电路上的多个校正标准之一。

提供了一种用于减小芯片式探测器内可编程端接的寄生效应的电路，该电路包括至少两个并联的双极性晶体管。

从下面详细的说明书、附图和所附的权利要求中，本发明的上述和其它特征及优点将易于本领域技术人员所领会和理解。

附图说明

图1是根据本发明的芯片式探测器的示例性实施例的透视图；

图2是图1的芯片式探测器的截面图；

图3是图1的芯片式探测器的底视图；

图4描绘了在芯片式探测器端接上的表征期间的图1的芯片式探测器；

图5描绘了在测量四端口被测装置时与双端口矢量网络分析仪一起使用的图1的芯片式探测器；

图6描绘了图1的芯片式探测器电路图的示例性实施例和相应的Smith阻抗图；及

图7描绘了图1的芯片式探测器电路图的备选示例性实施例和相应的Smith阻抗图。

具体实施方式

参考附图，尤其是图1到图3，示出了由附图标记10概括性标记的根据本发明的芯片式探测器的示例性实施例。有利地，作为非射频探测器，芯片式探测器10使用可编程端接芯片。

芯片式探测器10包括与探针14进行电通信的直流(DC)电压和控制连接器12。探针14包括多个探测接触垫24。在所描述的实施例中，垫24排列成典型的地-信号-地(GSG)的配置。当然，本发明可以设想探针14具有任何希望配置的垫24。

因此，芯片式探测器10不需要高成本的射频连接器。相反，连接器12与芯片载体16和可编程端接芯片18进行电通信。在示例性实施例中，芯片载体16是印刷电路板。芯片18包括驻留在其上的多个校正标准，在那里经由连接器12可以数字选择期望的校正标准。