[发明专利]保护外引脚之间焊点的半导体封装堆叠组合构造

说明书

技术领域

本发明涉及一种导线架基底半导体封装堆叠组合构造(leadframe-based POP device)，特别是涉及一种可避免受到封胶体与导线架热膨胀系数差异导致焊点断裂发生，还能防止引脚间电性短路，另还能吸收封胶体与导线架热膨胀系数差异作用于外引脚之间焊点的应力的保护外引脚之间焊点的半导体封装堆叠组合构造。

背景技术

近年来高科技电子产品不断推出更人性化、功能更佳的电子产品，造成产品有愈加轻、薄、短、小的趋势。因此，一种半导体元件的组合型式是将多个半导体封装件作纵向3D堆叠以符合小型表面接合面积与高密度元件设置的要求，称之为半导体封装堆叠组合构造(lead frame-based POPdevice)。其中，可堆叠的半导体封装元件以导线架作为晶片载体，成本最低，其是以延伸出元件(封胶体)的外引脚焊接并堆叠连接在一起，藉以达到电路的串接，但外引脚之间焊点容易有断裂现象。

请参阅图1及图2所示，图1是现有习知的半导体封装堆叠组合构造的前视示意图，图2是现有习知的半导体封装堆叠组合构造的局部侧视示意图。现有习知的半导体封装堆叠组合构造100，主要包括一第一半导体封装件110以及至少一堆叠在该第一半导体封装件110上的第二半导体封装件120。该第一半导体封装件110与该第二半导体封装件120皆为导线架基底，其内封装的晶片可为快闪内存(flash memory，快闪内存即快闪记忆体)或双倍资料速度(DDR)的动态随机存取记忆体(memory，记忆体即存储介质，存储器，内存等，以下均称为记忆体)，以增加记忆体容量或增加应用功能。该第一半导体封装件110包括有一第一封胶体111、一第一晶片112以及一导线架的复数个第一外引脚113。其中，该些第一外引脚113可利用焊料150表面接合至一电路板140。通常的导线架产品可为TSOP、QFP、TQFP等等。

该第二半导体封装件120，包括有一第二封胶体121、一第二晶片122以及一导线架的复数个第二外引脚123。其中，第二半导体封装件120的第二外引脚123是外露于该第二封胶体121，约为I形脚，其是为笔直并概与在该第二封胶体121上的标示面为垂直，并以焊接物质130连接至第一半导体封装件110的第一外引脚113的一区段。由于该些第一外引脚113与该些第二外引脚123之间焊点(即焊接物质130的位置)为独立形成，在温度循环试验(temperature cycling test)中容易断裂。经试验与研究，外引脚之间焊点的断裂原因为元件材料的热膨胀系数不匹配(CTE mismatch)所造成。虽然不同的材料供应商与不同的型号会有不同的材料性质，但仍举例而言，该第一半导体封装件110与该第二半导体封装件120的封胶体111与121的热膨胀系数约为10ppm/℃当低于玻璃转化温度(Tg)，约为36ppm/℃当高于玻璃转化温度(Tg)，其中封胶体的玻璃转化温度一般约为120℃；而一般导线架(即外引脚113与123)的材质为金属或合金材料，以铁镍合金Alloy 42为例，其热膨胀系数约为4.3ppm/℃。因此，当半导体封装堆叠组合构造100的温度越高，封胶体111与121的体积热膨胀量越大，与外引脚113与123膨胀拉伸量差异越大，封胶体111与121之间的接触界面产生了拉扯该些第二引脚123的应力(如图1所示)。故该些第二引脚123的部分焊点承受过大集中的应力，特别是该些第二引脚123的侧边缘引脚，会存在有焊点断裂的问题。

由此可见，上述现有的半导体封装堆叠组合构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的保护外引脚之间焊点的半导体封装堆叠组合构造，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

有鉴于上述现有的半导体封装堆叠组合构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的保护外引脚之间焊点的半导体封装堆叠组合构造，能够改进一般现有的半导体封装堆叠组合构造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容