[发明专利]堆叠式芯片封装结构

说明书

技术领域

本发明是有关于一种芯片封装结构，且特别是有关于一种堆叠式芯片封装结构及其制造方法。

背景技术

堆叠式芯片封装结构是利用三维封装技术将多个芯片垂直堆叠的半导体封装结构，可应用于存储器模组、记忆卡或随身碟等储存装置中。存储器模组是一种规格化的产品，例如是动态随机存取存储器(DRAM)模组，常用于桌上型电脑、笔记型电脑或工业用的电脑中，其存储容量和存取速度不断地加大、加快，以符合电脑运算的要求。现有的存储器模组是在单一电路板上设置多个存储器芯片，而这些存储器芯片以单面直排或双面直排的方式配置，并利用表面粘着技术(Surface Mount Technology，SMT)将其接脚焊接于基板上。此外，利用电路板上设置的插入式表面接合接口(例如金手指)，存储器模组可插置于电脑的主机板的PCI插槽中，用以传输所需的资料。

然而，存储器模组的需求容量越大，相对地，存储器芯片的数量越高且基板所需的面积越大。因此，依照现有方式配置的存储器模组无法快速且大量的扩充其存储容量，势必朝三维封装结构发展。

常见应用在存储器模组的封装技术，例如是打线接合(Wire bonding)封装、覆晶结合(Flip-chip bonding)封装、层叠式封装(Package On Package)、金凸块接合(Gold to Gold interconnection，GGI)封装以及硅穿孔(ThroughSilicon Via，TSV)封装等。这些封装技术都是为了满足高密度存储器容量的需求，而发展出来的三维封装结构。

以硅穿孔封装技术为例，首先在硅基材上制作高深宽比的微通孔(Via)，接着，填入一导电材料于微通孔中，并形成锡球(solder bump)于硅基材上，以使锡球与微通孔中的导电材料电性连接。请参考图1的堆叠式芯片封装结构，将多个芯片10依序堆叠且相邻二芯片10之间借由一粘着层40相隔。多个锡球30配置在相邻二芯片10之间，其与相邻微通孔12内的导电材料20电性连接，以达成芯片10之间的电性导通。然后，芯片10之间可再填入封胶50，以保护锡球30。

然而，在硅基材上制作高深宽比的微通孔的成本高，不利于大量生产。此外，当芯片10上的锡球30排列朝向微细间距(fine pitch)发展时，由于锡球30间的间距缩短，进而使得各锡球30在回焊的过程中容易因外溢而发生短路的情形。另外，硅基材因制作高深宽比的微通孔，其对芯片内的集成电路的电性效能及可靠度有不良的影响，因而影响电路系统的操作。

发明内容

本发明提供一种堆叠式芯片封装结构，其借由相互堆叠的软板与相互堆叠的芯片电性连接，以组成高密度的芯片封装结构。

本发明提出一种堆叠式芯片封装结构，其包括一基板、多个芯片、多个相互堆叠的软板、多个导电块以及多条导线。基板具有一第一表面与一第二表面。这些芯片以及相互堆叠的软板配置于第一表面，而这些芯片分别借由一间隙层而相互堆叠。每一该软板包括多个接垫，且每一该接垫具有第一接垫部位以及第二接垫部位，其形状为一匙形结构。这些导电块配置于相互堆叠的软板之间以及基板上，并与这些接垫的第二接垫部位以及基板电性连接。此外，这些导线电性连接于这些接垫的第一接垫部位与这些芯片之间。

在本发明的堆叠式芯片封装结构中，这些相互堆叠的软板包括多个相互堆叠的第一软板以及多个相互堆叠的第二软板。

在本发明的堆叠式芯片封装结构中，这些导电块包括多个垂直排列于这些第一软板之间并与这些第一软板电性连接的第一导电块，以及多个垂直排列于这些第二软板之间且与这些第二软板电性连接的第二导电块。

在本发明的堆叠式芯片封装结构中，这些第一软板分别具有多个导电柱，其与这些第一导电块电性连接。此外，这些第二软板分别具有多个导电柱，其与这些第二导电块电性连接。

在本发明的堆叠式芯片封装结构中，这些导线包括多条电性连接于这些第一软板与这些芯片之间的第一导线，以及多条电性连接于这些第二软板与这些芯片之间的第二导线。

在本发明的堆叠式芯片封装结构中，堆叠式芯片封装结构更包括一封胶，形成于基板上，且包覆这些芯片、这些软板、这些导电块以及这些导线。此外，堆叠式芯片封装结构还包括多个焊球，其配置于基板的第二表面。

在本发明的堆叠式芯片封装结构中，这些相互堆叠的芯片分别具有多个呈中央排列的打线用焊垫。在另一实施例中，这些相互堆叠的芯片分别具有多个呈周围排列的打线用焊垫。