[发明专利]半导体存储器和系统

说明书

技术领域

本发明涉及包括连接到存储单元的位线和字线的半导体存储器。

背景技术

在诸如DRAM的半导体存储器中，存储单元经过根据字线的电压而操作的传输门连接到一对互补位线中的一条。在读操作中，保持在存储单元中的数据输出到位线中的一条上。在读操作之前，位线中的另一条被设置为预充电电压。然后，位线对之间的电压差被灵敏放大器放大并输出为读数据。通常，当DRAM待机时，位线被设置成预充电电压，而字线被设置成地电压或负电压。

例如，当字线和位线电短路并发生故障时，用冗余的字线代替故障字线。或者，用冗余的位线对代替故障位线对。然而，即使在故障排除之后，物理上也存在字线和位线之间的短路。因此，即使在故障排除之后，漏电流也经过短路部件从预充电电压线流向地线或负电压线。漏电流大的DRAM被作为坏芯片去除。

提出了在预充电电压线和位线之间放置电阻器元件来减少由字线和位线之间的短路故障导致的待机电流故障的方法(例如，第Hei 8-263983号日本未审查的专利申请公布)。此外，提出了只在字线被激活之前的指定时间段期间将位线连接到预充电电压线、而在其它时间段(待机时间段)期间将位线设置成浮置状态的方法(例如，第Hei 4-47588号日本未审查的专利申请公布、第Hei 6-52681号日本未审查的专利申请公布)。

另外，通常情况下，为了防止pn结的正向电流(衬底电流)在晶体管的源极/漏极和衬底之间流动，nMOS晶体管的源极和漏极的低电平电压被设置成衬底电压或更高(例如，第2005-135461号日本未审查的专利申请公布)。

在普通DRAM中，连接到位线的nMOS晶体管的衬底电压被设置成地电压或负电压。位线的电压在存取操作期间变化到内部电源电压或者地电压，而在待机时间段期间被设置成预充电电压(预充电电压的值为内部电源电压的值的一半)。因此，衬底电流不流向连接到位线的nMOS晶体管。

然而，如果在待机时间段期间位线被设置成浮置状态的半导体存储器中字线和位线之间发生短路故障，则在待机时间段期间位线的电压逐渐变化至字线的低电平电压。如果字线的低电平电压低于连接到位线的nMOS晶体管的衬底电压，则衬底电流流向nMOS晶体管。结果，即使在规范被设计为在待机时间段期间将位线设置成浮置状态的半导体存储器中，也发生漏电流故障。

发明内容

本发明的一个目的在于防止在字线和位线之间发生短路故障时衬底电流流向连接到位线的晶体管。

在本发明的一方面中，存储单元包括数据存储部件和传输晶体管。位线连接到传输晶体管的源极/漏极之一。字线连接到传输晶体管的栅极。当存储单元被存取时，字驱动器将高电平电压提供到所述字线，而当存储单元不被存取时，字驱动器向字线提供为负电压的低电平电压。预充电电路包括将位线连接到预充电电压线的预充电开关，并至少在当存储单元不被存取时的待机时间段期间降低向位线提供预充电电压的能力。源极或漏极连接到位线的nMOS晶体管的衬底电压被设置成字线的低电平电压或者更低。因此，即使当字线和位线之间发生短路故障并且位线的电压在待机时间段期间改变成字线的低电平电压时，也可以防止衬底电流在nMOS晶体管的源极和衬底之间或者在其漏极和衬底之间流动。例如，上面的nMOS晶体管至少是预充电开关、构成灵敏放大器的晶体管、构成列开关的晶体管、传输晶体管、和将位线与灵敏放大器相连接的连接开关中的任一种。

附图说明

当结合附图阅读下面的详细描述时，本发明的特性、原理和用途将变得更加清楚，附图中类似的部分用相同的标号表示，其中：

图1是示出本发明的第一实施例的框图；

图2是示出图1中所示的存储器核心的细节的电路图；

图3是示出图2中所示的晶体管的状态的示意图；

图4是示出第一实施例的系统的框图；

图5是示出第一实施例的存储器的存取操作的时序图；

图6是示出本发明的第二实施例的存储器核心的电路图；

图7是示出本发明的第三实施例的框图；

图8是示出图7中所示的存储器核心的细节的电路图；

图9是示出第三实施例的存储器的存取操作的时序图；

图10是示出本发明的第四实施例的框图；

图11是示出本发明的第五实施例的框图；

图12是示出本发明的第六实施例的框图；

图13是示出本发明的第七实施例的框图；

图14是示出本发明的第八实施例的框图；

图15是示出本发明的第九实施例的框图；

图16是示出本发明的第十实施例的框图；以及