[发明专利]嵌埋电容元件的电路板结构及其制法

说明书

技术领域

本发明涉及一种嵌埋电容元件的电路板结构及其制法，尤指一种嵌埋电容元件的核心板结构及其制造方法，以增加电路板线路布局的弹性。

背景技术

由于半导体制程的进步，以及半导体芯片上电性功能的不断提升，使得半导体装置的发展走向高度积集化。但是半导体装置的积集化，封装构造的接脚数目亦随着增加，而由于接脚数目与线路布设的增多，导致噪声亦随之增大。因此，一般为消除噪声或作电性补偿，于半导体封装结构中增加被动元件，如电阻元件、电容材料与电感元件，以消除噪声与稳定电路，以使得所封装的半导体芯片达到电性特性的要求。

为符合半导体封装件轻薄短小的发展趋势，在现有方法中，利用表面黏着技术(Surface Mount Technology；SMT)，将该多个被动元件整合至基板上的半导体芯片与焊接区域间的区域。然而，随着半导体装置内单位面积上输出/输入连接端数量的增加，焊线数量亦随之提升；再者，一般被动元件高度(约0.8毫米)高于半导体芯片高度(约0.55毫米)，如欲避免焊线触及被动元件造成短路，使该焊线需拉高并横越该被动元件的正上方，增加焊接困难度。此外，该技术将被动元件通过焊黏剂(Solder paste)固接至基板预设焊接位置后，实施胶体封装时，于高温环境下注入熔融封装树脂，此时作业温度(175℃)与该被动元件固接使用的焊黏剂融化温度(183℃)接近，该焊结剂呈现半熔融软化状态，容易导致所述的被动元件于注胶后遭受该熔融封装树脂模流(Moldflow)应力冲击，造成所述的被动元件偏移该预设焊接位置，降低导电品质甚而引发短路。

基于上述问题，近来有许多研究利用压合的方式，将高介电材料压合于铜层间并制作线路以形成电容元件。如图1c所示，为一种利用压合方式形成电容元件的结构剖视图。如图1a所示，其制法主要提供一金属层10，于该金属层10上形成一高介电系数材料层11及另一金属层12，再于该金属层10上形成一介电层13，以作为具有嵌埋电容元件的承载板1。如图1b所示，提供一具有介电层20及其表面具有线路层21的核心板2，将该核心板2的上下表面与相对的承载板1压合，再于该承载板1钻孔，并于金属层10形成图案化线路层101与导电盲孔102，即形成如图1c所示的一种嵌埋电容元件的电路板结构。此种结构中，其缺点主要是在制程中压合对位的困难性，必须要在一片板材(panel)上钻孔(drilling)形成工具孔(tooling hole)，以与插梢(pin)定位，例如利用4组插梢一工具孔来对位。在此，钻孔时会有误差产生，压合时的对位又会有误差，因此，在此方法中，虽然不同于现有以表面黏着技术的方式将电容元件置于基板，但仍然存在着对位的困难性，因此会造成无法提升良率的问题，同时制程上也较繁杂，造成成本的浪费。

发明内容

鉴于上述现有技术的缺点，本发明的主要目的在于克服现有技术的不足与缺陷，提出一种嵌埋电容元件的电路板结构及其制法，可增加电路板线路布局的灵活性。

本发明的又一目的在于，提出一种嵌埋电容元件的电路板结构及其制法，以避免现有的表面黏着技术中，其电容元件受高温与模流影响而偏位，甚而发生短路的现象。

本发明的再一目的在于，提出一种嵌埋电容元件的电路板结构及其制法，以避免另一现有制程中，钻孔与压合对位时的误差，得以提升良率，同时也简化制程，节省成本。

为达上述目的，本发明提供一种嵌埋电容元件的电路板结构，其包括有一核心板，该核心板具有介电层，且该介电层具有第一表面与第二表面；至少一高介电系数材料层，形成于该介电层内，该高介电系数材料层具有一表面与该介电层的第二表面齐平，且具有至少一第一电极板，形成于该高介电系数材料层的另一表面；第一线路层，形成于该介电层的第一表面；第二线路层，形成于该介电层的第二表面，且该第二线路层相对于该第一电极板具有一第二电极板；以及至少一第一导电盲孔，形成于该第一电极板上端，并与该第一线路层电性连接。

在本发明的电路板结构中，该第二线路层还包括一导电线路，电性连接该第二电极板。

又上述的结构还包括至少一第二导电盲孔或至少一导电通孔贯穿该介电层，该第二导电盲孔或导电通孔电性连接至该第一线路层与该第二线路层。