[发明专利]衬底加工设备和衬底加工方法

说明书

本申请是2003年5月16日提交的国家申请号为03811301.5(PCT/JP03/06130)、发明名称为“衬底加工设备和衬底加工方法”的分案申请。

技术领域

本发明涉及一种衬底加工设备和一种衬底加工方法，更具体地说，本发明涉及可用于对形成在衬底表面上特别是半导体晶片上的导热材料进行加工的衬底加工设备和衬底加工方法。

本发明还涉及这样的衬底加工设备和衬底加工方法，其中用于通过把例如铜或者银等金属嵌入到细小沟槽内形成嵌入互连结构，用于例如半导体晶片的衬底表面互连。此外，本发明涉及包括在这样形成的嵌入互连表面上形成保护膜来保护该互连的衬底加工方法以及通过该方法加工的半导体器件。

背景技术

近年来，代替使用铝或者铝合金作为在如半导体晶片的衬底上形成互连电路的材料，有很大趋势来使用具有低电阻率和高电迁移强度的铜(Cu)。铜互连件一般地通过把铜装填到形成在衬底表面上细小沟槽而形成。有已知各种技术来用于形成这种铜互连件，这些技术包括化学蒸汽淀积、溅射和电镀。根据任何一种这样的技术，在衬底的几乎整个表面上形成铜膜，然后通过化学机械抛光(CMP)除去不必要的铜。

在由这种过程形成互连件的情况中，该嵌入互连件在平整处理后具有暴露表面。当另外的嵌入互连结构形成在这样一个半导体衬底互连暴露表面上时，可能遇到以下问题。例如，在形成层间介电薄膜下一个过程中，在形成新SiO₂隔离夹层期间，该预先形成互连件的暴露表面可能被氧化。此外，在用于形成通孔的SiO₂层刻蚀后，暴露在该通孔底部的预先形成互连件可能被蚀刻剂、剥离的抗蚀剂等等污染。

为了避免这种问题，传统上，不仅在暴露该互连件表面的半导体衬底形成电路区域上而且也在该衬底整个表面上形成氮化硅等等保护膜，从而阻止该暴露互连件被蚀刻剂等等污染。

然而，在具有嵌入互连件结构的半导体器件中，在半导体衬底整个表面上提供SiN等等保护膜增加了中间层绝缘膜的介电常数，因此即使当使用例如铜或者银的低电阻率材料用于互连件时就增加了互连延迟，从而该半导体器件性能可能被削弱。

鉴于此，已经提出有选择地用Co(钴)、Co合金、Ni(镍)或者Ni合金等保护膜覆盖在该暴露互连件表面上，其中这些材料具有可良好地黏结到例如铜或者银的性能，同时具有低电阻率(ρ)，例如通过无电镀得到合金薄膜。

图1A到1F以工序顺序示出了形成这种具有铜互连件的半导体器件的实例。如图1A所示，例如SiO₂或者低-k材料的绝缘膜2a沉积在形成半器件的导电层1a上，其中该导电层1a形成在半导体基部1上。接触孔3和互连沟槽4通过光刻技术/蚀刻技术形成在绝缘膜2a内。尔后，TaN等等的阻挡层5形成在该整个表面上，同时作为供电层用于电镀的晶粒层6通过溅射等等形成在该阻挡层5上。

然后，如图1B所示，在该衬底W的表面上进行镀铜，用铜装填该接触孔3和该互连沟槽4，同时，在该绝缘膜2a上沉积铜膜7。此后，在该绝缘膜2a上的该阻挡层5、该晶粒层6和该铜膜7通过化学机械抛光(CMP)去除，以便使得充满在该接触孔3和该互连沟槽4内的该铜膜7表面和该绝缘膜2a的表面基本上处于相同平面。因此形成了如图1C所示的由该晶粒层6和该铜膜7组成的互连件(铜互连件)8。

接着，如图1D所示，在该衬底表面上进行无电镀，以有选择地在互连件8的表面上形成如Co合金或者Ni合金的保护层9，从而用该保护膜9覆盖和保护了互连件8的该暴露表面。此后，如图1E所示，如SiO₂或者SiOF的绝缘膜2b附加到该衬底W的表面上。接着，如图1F所示，该绝缘膜2b的表面被平整，以形成多层互连结构。

在各种型式设备中的部件最近变得更精密，同时需要较高精度。由于已经通常使用亚微米制造技术，因此，材料性能主要受到该加工方法的影响。在这种情况下，在这种传统的加工方法中，其中在工件的需要部分被工具在物理上破坏并从其表面上去除，形成了许多缺陷，使该工件性能降低。因此，在不降低该材料性能情况下进行加工是非常重要的。

例如化学抛光、电解加工和电解抛光的加工方法已经得到发展，以便解决这些问题。与传统的物理加工相比，这些方法通过化学溶解反应进行去除加工等等。因此，这些方法没有因为形成塑性变形导致的改变层和断层的缺陷而受到困扰，从而可在不降低该材料性能情况下进行加工。