[发明专利]半导体器件及其制造方法

说明书

本申请是申请号为02151384.8的申请的分案申请。

(一)技术领域

本发明涉及半导体器件及其制造技术，特别是涉及应用于树脂密封型半导体器件的多管脚化是有效的技术。

(二)背景技术

作为利用由模塑树脂构成的密封体来密封安装在引线框上的半导体芯片的树脂封装的一种，有QFN(四方扁平无引线封装)。

QFN的结构如下：使经焊丝与半导体芯片导电性连接的多条引线的各自的一个端部从密封体外周部的背面(下表面)露出而构成端子，将焊丝连接到与上述端子的露出面相反一侧的面、即密封体的内部的端子面上来导电性连接上述端子与半导体芯片。而且，通过将这些端子焊接到布线基板的电极(布线轨迹)上进行安装。该结构与引线从封装体(密封体)的侧面在横方向上延伸来构成端子的QFP(四方扁平封装)相比，具有可减小安装面积的优点。

关于上述QFN，在例如特开2001-189410号公报及专利第3072291号等中有记载。

但是，如果伴随在半导体芯片上形成的LSI的高功能化、高性能化而打算增加端子数(多管脚化)，则在这样的QFN中产生下述的问题。

即，如上所述，由于在QFN中将焊丝连接到与在密封体的背面上露出的端子面相反一侧的面上，故端子间距与引线的焊丝连接部位的间距是相同的。此外，因为必须用来确保安装时的可靠性的规定的面积，故端子面积不能太小。

(三)发明内容

因而，在不改变封装体尺寸而谋求多管脚化的情况下，由于端子数不能增加很多，故不能实现大幅度的多管脚化。另一方面，如果打算增加封装体尺寸来谋求多管脚化，则由于半导体芯片与焊丝连接部位的距离变长，焊丝的长度变长，故在丝焊工序或树脂模塑工序中发生相邻的焊丝相互间短路的问题，制造成品率下降。

再者，在为了降低成本而缩小半导体芯片的情况下，也发生半导体芯片与焊丝连接部位的距离变长、不能进行焊丝的连接这样的问题。

本发明的目的在于提供能实现QFN的多管脚化的技术。

本发明的另一目的在于提供能得到与芯片缩小对应的QFN的技术。

从本说明书的记述和附图可明白本发明的上述和其它的目的和新的特征。

如果简单地说明本申请中公开的发明中的代表性内容，则如下所述。

本发明的半导体器件具有：半导体芯片；安装了上述半导体芯片的管芯底座部；配置在上述半导体芯片的周围的多条引线；导电性地连接上述半导体芯片与上述引线的多条焊丝；以及密封上述半导体芯片、上述管芯底座部、上述多条引线和上述多条焊丝的密封体，这样来形成上述多条引线，使得接近于上述半导体芯片的一个端部一侧的间距比位于与上述一个端部一侧相反一侧的另一个端部一侧的间距小，在上述多条引线上分别有选择地设置了从上述密封体的背面突出到外部的端子。

本发明的半导体器件的制造方法包含以下的工序：

(a)准备引线框的工序，其中，在该引线框上重复地形成包含上述管芯底座部和上述多条引线的图形，在上述多条引线的各自的一个面上形成了相对于上述一个面在垂直的方向上突出的端子；

(b)在上述引线框上形成的上述多个管芯底座部上分别安装半导体芯片、利用焊丝对上述半导体芯片与上述引线的一部分进行连线的工序；

(c)准备具有上模和下模的金属模、在用树脂片覆盖了上述下模的表面后在上述树脂片上放置上述引线框、使在上述引线的一个面上形成的上述端子与上述树脂片接触的工序；

(d)用上述上模和上述下模夹住上述树脂片和上述引线框、使上述端子的前端部分进入上述树脂片内的工序；

(e)通过在上述上模与上述下模的间隙中注入树脂、在密封上述半导体芯片、上述管芯底座部、上述引线和上述焊丝的同时、形成了上述端子的前端部分突出到外侧的多个密封体、之后从上述金属模取出上述引线框的工序；以及

(f)通过切割上述引线框、使上述多个密封体成为各个小片的工序。

如果简单地说明由本申请中公开的发明中的代表性的内容得到的效果，则如下所述。

通过将在半导体芯片的周围配置的多条引线的各自的一个端部一侧分布在管芯底座部的附近，由于可缩短对引线与键合焊盘进行连线的焊丝的长度，故即使在伴随多管脚化的引线的间距、即焊丝的间隔变窄的情况下，也可抑制在制造工序的过程中焊丝相互间发生短路的缺陷情况的发生，可推进QFN的多管脚化。

(四)附图说明

图1是示出作为本发明的一实施例的半导体器件的外观(表面一侧)的平面图。

图2是示出作为本发明的一实施例的半导体器件的外观(背面一侧)的平面图。