[发明专利]金属氧化物半导体晶体管及其制作方法

说明书

技术领域

本发明涉及一种金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管及其制作方法，尤指一种具有应变硅(strained silicon)的金属氧化物半导体晶体管及其制作方法。

背景技术

金属氧化物半导体(metal-oxide semiconductor，MOS)晶体管是一种常被应用于集成电路(integrated circuits)中的电子元件。MOS晶体管是由栅极(gate)、源极(source)以及漏极(drain)等不同电极所构成的半导体元件，其主要是利用金属氧化物半导体晶体管的栅极在不同的栅极电压下所形成的沟道效应(channel effect)来作为一种源极与漏极间的数字式(digitalized)固态开关，以搭配其他元件应用在各种逻辑与存储器的集成电路产品上。

请参照图1至图3，其绘示的是已知制作金属氧化物半导体晶体管的方法示意图。如图1所示，首先提供半导体基底10。在半导体基底10上形成栅极介电层14以及栅极12，以构成栅极结构。接着，在栅极12两侧的半导体基底10中分别形成浅结源极延伸17以及浅结漏极延伸19，而浅结源极延伸17以及浅结漏极延伸19之间即为金属氧化物半导体晶体管的沟道区域22。以N型金属氧化物半导体晶体管的工艺为例，浅结源极延伸17以及浅结漏极延伸19的掺杂剂可以为砷、锑或磷等N型掺杂剂物质。之后，在栅极12的周围侧壁上形成衬垫层(liner)30与间隙壁(spacer)32。

如图2所示，接着进行离子注入工艺，将掺杂剂注入半导体基底10中，由此在栅极12两侧的半导体基底10内各形成源极区域18以及漏极区域20，构成金属氧化物半导体晶体管34。如前所述，针对N型金属氧化物半导体晶体管，此处离子注入工艺的掺杂剂可以为砷、锑或磷等N型掺杂剂物质。

如图3所示，接着半导体基底10上形成应力覆盖层46，并覆盖在金属氧化物半导体晶体管34表面。应力覆盖层46由氮化硅所组成，其厚度介于10埃至3000埃之间，以提供金属氧化物半导体晶体管34伸张应力。然后，对应力覆盖层46进行活化工艺，借着活化工艺把应力存储入金属氧化物半导体晶体管34之中。

如本领域技术人员所知，当应力覆盖层46的应力愈高，应力覆盖层46应该愈能够拉大沟道区域22的半导体基底10的晶格排列，进而提升金属氧化物半导体晶体管34的离子增益(ion gain)。然而，当应力覆盖层46的应力值大到一定程度时，应力覆盖层46的结构却会产生断裂，使得应力覆盖层46的作用大幅减低，造成金属氧化物半导体晶体管34不能得到预期的离子增益。

请参照图4与图5，图4绘示的是已知应力覆盖层46的伸张应力值与金属氧化物半导体晶体管34的离子增益的关系示意图，而图5绘示的是已知技术所制作的具有高伸张应力的应力覆盖层46的剖面示意图。如图4所示，当应力覆盖层46的伸张应力值小于1.52GPa时，应力覆盖层46的伸张应力值与金属氧化物半导体晶体管34的离子增益约为正比关系；当应力覆盖层46的伸张应力值大于1.52GPa时，增加应力覆盖层46的伸张应力所能够产生的离子增益相对较小；而当应力覆盖层46的伸张应力值大于1.65GPa时，应力覆盖层46的结构往往产生明显断裂，使得金属氧化物半导体晶体管34所得到的离子增益值下降，增益效果反而不如伸张应力值为1.60GPa的应力覆盖层46。如图5所示，当应力覆盖层46的伸张应力值约为1.65GPa时，应力覆盖层46的结构会开始产生断裂情形。由于位于栅极结构与半导体基底10交接处的应力覆盖层46具有折角结构，因此断裂情形尤其容易发生在该处的应力覆盖层46，使得金属氧化物半导体晶体管34的操作效能无法得到有效提升。

发明内容

因此，本发明的主要目的在提供一种制作金属氧化物半导体晶体管的方法，其先在半导体基底上形成应力缓冲层，再在应力缓冲层表面形成具有高伸张应力值的应力覆盖层来改变沟道区域的应力，使金属氧化物半导体晶体管具有较佳的操作效能。

根据本发明的一优选实施例，本发明提供一种制作金属氧化物半导体晶体管的方法。首先，提供半导体基底，半导体基底上定义有第一有源区域与第二有源区域。其中，第一与第二有源区域上分别包含有栅极结构，且各栅极结构相对两侧的半导体基底中各具有源极区域与漏极区域。接着，进行自对准金属硅化物工艺。之后，先在半导体基底上形成应力缓冲层，并覆盖在栅极结构、衬垫层、源极区域与漏极区域上，再在应力缓冲层上形成应力覆盖层，且应力覆盖层的伸张应力值大于应力缓冲层的伸张应力值。