[发明专利]功率半导体装置

说明书

技术领域

本发明涉及例如可应用于通用反相器(inverter)装置、功率变换器(converter)等中的功率半导体装置。

背景技术

图7是表示现有的功率(power)半导体模块(module)的内部结构的一例的图。图8是涉及图7的功率半导体模块的W相的电路图。此处，示例出将对交流电进行整流后的单极性电(unipolar power)转换为三相(U相、V相、W相)交流电的情况。

功率半导体模块M在电绝缘性的衬底上设置由导电性材料构成的框架(frame)F1～F5。从外部向框架F1、F5供给单极性电。例如，在框架F1的端子P上连接交流电的整流电路的正线(line)，在框架F5的端子N上连接交流电的整流电路的负线。

框架F2的端子W将W相的交流电向外部输出。框架F3的端子V将V相的交流电向外部输出。框架F4的端子U将U相的交流电向外部输出。

在框架F1上，例如安装IGBT(Insulated Gate BipolarTransistor：绝缘栅双极型晶体管)等的开关(switching)元件S4～S6、续流二极管(flywheel diode)D4～D6。各开关元件S4～S6的集电极(collector)以及各二极管D4～D6的阴极(cathode)与框架F1电连接。

开关元件S4的发射极(emitter)以及二极管D4的阳极(anode)通过较短的连接线(wire)相互电连接，并且，通过较长的连接线L4与框架F4电连接。同样，开关元件S5的发射极以及二极管D5的阳极通过较短的连接线相互电连接，并且，通过比较长的连接线L5与框架F3电连接。开关元件S6的发射极以及二极管D6的阳极通过较短的连接线相互电连接，并且，通过比较长的连接线L6与框架F2电连接。

另一方面，在框架F2上安装IGBT等的开关元件S3和续流二极管D3。开关元件S3的集电极和二极管D3的阴极与框架F2电连接。开关元件S3的发射极以及二极管D3的阳极通过较短的连接线相互电连接，并且通过较长的连接线L3与框架F5电连接。

在框架F3上安装IGBT等的开关元件S2和续流二极管D2。开关元件S2的集电极和二极管D2的阴极与框架F3电连接。开关元件S2的发射极以及二极管D2的阳极通过较短的连接线相互电连接，并且通过较长的连接线L2与框架F5电连接。

在框架F4上安装IGBT等的开关元件S1和续流二极管D1。开关元件S1的集电极和二极管D1的阴极与框架F4电连接。开关元件S1的发射极以及二极管D1的阳极通过较短的连接线相互电连接，并且通过较长的连接线L1与框架F5电连接。

并且，为了避免附图复杂，省略IGBT的栅极(gate)以及与该栅极连接的连接线的图示。

根据这样的结构，在供给单极性电的框架F1、F5之间串联连接开关元件S6与开关元件S3，控制交流电的W相，并且，串联连接开关元件S5和开关元件S2，控制交流电的V相，并且，串联连接开关元件S4和开关元件S1，控制交流电的U相。

在这样的功率半导体模块M的外部连接缓冲(snubber)电路，该缓冲电路用于对所输出的交流电中产生的电涌(surge)电压进行控制。缓冲电路一般由电容器(capacitor)、二极管、电阻等构成。

例如，关注交流电的W相，如图8所示，在端子P与端子W之间连接缓冲电路SN1，在端子N与端子W之间连接缓冲电路SN2。或者，代替缓冲电路SN1、缓冲电路SN2，在端子P与端子N之间连接缓冲电路SN3。

对于交流电的另外的U相和V相，与W相一样，连接缓冲电路SN1、SN2或者缓冲电路SN3。

在如上所述的功率半导体模块M的内部结构中，使用连接线L1～L6连接框架与半导体元件，所以，流过主电路电流的布线路径比较长。因此，由于布线路径的电感(inductance)，开关元件S1～S6的开关动作时容易产生比较高的电涌电压。若产生较高的电涌电压，可能增加开关元件S1～S6的开关损失，引起元件破坏。

如图8所示，在功率半导体模块M的外部连接缓冲电路SN1、SN2或者缓冲电路SN3，由此，在某种程度上能够抑制电涌电压。

但是，在现有的功率半导体模块M中，连接线L1～L6的电感很大时，以外部的缓冲电路充分抑制模块内部产生的电涌电压是很困难的。

在相关的现有技术中，例如有特开2000-82775号公报、特开平3-136412号公报、特开平8-32021号公报、特开2004-112999号公报。