[发明专利]半导体稳压器件及其制造方法

说明书

技术领域

本发明涉及一种半导体稳压器件的结构和制造方法，尤其涉及一种制造低伏齐纳稳压管的结构和制造方法。

背景技术

电子产品中广泛运用半导体齐纳稳压器件于低伏电压箝位，这种低伏稳压器件是由一个反向偏置的P⁺N⁺结形成。这种稳压器件在低于7V范围所依赖的是穿越势垒的电流形成的齐纳击穿。传统在这种低伏稳压器件中为克服表面的结漏电，在平面结的边缘建构有扩散形成的深PN结截止环。由于截止环是形成在低阻的衬底上，其表面的补偿掺杂浓度必须很高，结的深度要很大。其结果是PN结截止环本身的漏电由于高度杂质补偿带来的位错而变得很大。工艺也因此变得复杂。

发明内容

本发明的目的在于提供一种低电压半导体稳压器件，来抑制反向漏电流。

本发明的另一目的在于提供一种低电压半导体稳压器件的制造方法，来提高反向击穿电压的一致性。

本发明的技术方案为：本发明公开了一种半导体稳压器件，所述稳压器件包括：

一由第一导电性半导体构成的衬底基片，即第一半导体区；

一建构于所述第一半导体区表面的具有第二导电性的第二半导体区；

一建构于所述第一半导体区表面的具有第二导电性的且杂质固浓度高的多晶硅层；

一建构于所述第二半导体区周围的多晶硅-绝缘层-半导体结构；

其中，在所述具有第一导电性半导体构成的第一半导体区和具有第二导电性的第二半导体区形成的PN结上施加有反向偏置，所述多晶硅-绝缘层-半导体结构在所述反向偏置下感应产生的第一半导体区的表面耗尽和电场分散，以产生所述稳压器件的理想稳压特性。

上述的半导体稳压器件，其中，所述具有第一导电性的第一半导体区是重掺杂的

上述的半导体稳压器件，其中，所述具有第二导电性的第二半导体区是重掺杂的。

上述的半导体稳压器件，其中，所述第二半导体区的具有第二导电性的重掺杂是由掺杂的多晶硅层引入的。

上述的半导体稳压器件，其中，所述多晶硅-绝缘层-半导体结构存在于所述第二半导体区的周边，是由掺杂的多晶硅，二氧化硅层，第一半导体区所构成的。

上述的半导体稳压器件，其中，所述衬底基片由低阻值的半导体构成，其电阻率高于0.001欧姆·厘米。

上述的半导体稳压器件，其中，所述第一导电性是N型，所述第二导电性是P型。

上述的半导体稳压器件，其中，所述第一导电性是P型，所述第二导电性是N型。

本发明另外提出了一种半导体稳压器件的制造方法，包括：

在由第一导电性半导体构成的衬底基片上生长第一二氧化硅层；

在所述第一二氧化硅层由二氧化硅层光刻和腐蚀形成第一窗口，在第一窗口中生长第二二氧化硅层；

在所述第一窗口中由二氧化硅层光刻和腐蚀形成一个比所述第一窗口小的第二窗口；

在所述第一窗口上沉积一层多晶硅并对所述多晶硅掺以第二导电性杂质；

所述多晶硅经由干法或湿法腐蚀成所需图形，并进一步对所述第二导电性杂质通过所述第二窗口作推进扩散以形成重掺杂的具有第二导电性的第二半导体区，位于第一窗口和第二窗口之间、建构于第二半导体区周围的环形区域构成多晶硅-绝缘层-半导体结构，由覆盖的所述多晶硅，第二二氧化硅层和第一半导体区形成。上述的半导体稳压器件的制造方法，其中，所述衬底基片由低阻值的半导体构成，其电阻率高于0.001欧姆·厘米。

上述的半导体稳压器件的制造方法，其中，所述的第二半导体区是在第二窗口内形成的。

上述的半导体稳压器件的制造方法，其中，所述第二二氧化硅层的厚度在20埃至1000埃之间。

上述的半导体稳压器件的制造方法，其中，以低压化学沉积法沉积的多晶硅层的厚度在1000埃至3000埃。

上述的半导体稳压器件的制造方法，其中，对所述多晶硅层掺入所述第二导电型杂质的方式包括离子注入或杂质源扩散。

上述的半导体稳压器件的制造方法，其中，所述第二导电性杂质推进扩散中的温度在900摄氏度到1200摄氏度之间。

上述的半导体稳压器件的制造方法，其中，所述第一导电性是N型，所述第二导电性是P型。

上述的半导体稳压器件的制造方法，其中，所述第一导电性是P型，所述第二导电性是N型。