[发明专利]测试基体、测试基体掩膜及测试基体的形成方法

说明书

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种测试基体、测试基体掩膜及测试基体的形成方法。

背景技术

传统的集成电路制程中，为保证产品的质量，执行制程中涉及的诸多步骤后均需进行检测，如对经历研磨或刻蚀过程后的产品进行的检测。通常，在半导体基底上制作测试基体，继而利用所述测试基体代替所述产品进行检测。为使所述测试基体能真实地模拟产品的相关制程，所述测试基体与所述产品同步制作。

关于测试基体的结构以及如何利用所述测试基体执行制程检测，继而完成半导体器件的制造，业界已进行了多种尝试。2006年2月2日公开的公开号为“CN1729569”的中国专利申请及2000年4月25日公开的公告号为“US6054721C”的美国专利中均提供了一种测试基体及采用所述测试基体的半导体器件制造方法。

通常，所述测试基体并非一完整的器件，而是代替对应不同制程产品进行检测的一种中间体。半导体基底内包含的所述测试基体的数目为至少一个。如图1所示，所述测试基体10包含至少一个测试单元20，所述测试单元20中包含至少两个测试基元21和至少两个测试辅助基元22，所述测试基元21和所述测试辅助基元22间隔相接。以对应浅沟槽隔离区形成过程中化学机械研磨制程的测试基体为例，所述测试基元21和所述测试辅助基元22分别对应测试有源区和测试浅沟槽；所述测试有源区和测试浅沟槽分别对应不同制程产品中的有源区和浅沟槽。同一所述测试单元20内，各所述测试有源区尺寸相同，各所述测试浅沟槽的尺寸也相同；不同所述测试单元20内，各所述测试有源区的尺寸可相同或不相同，各所述测试浅沟槽的尺寸也可相同或不相同。经历已填充的浅沟槽的化学机械研磨过程后，通过对所述测试单元20进行检测，可确定产品的制造效果。

然而，实际生产中，任一产品均处于具有不同局部图形密度的半导体基底中，考虑外围图形密度的影响，实施化学机械研磨操作时，易导致产品中心区域与边界区域研磨不均匀，即产生研磨差异；且对应不同的外围图形密度，研磨的不均匀程度也不同。而在现有的测试基体中，各所述测试单元外围图形内的图形密度是确定的，即实施化学机械研磨操作后，产品中心区域与边界区域研磨的不均匀程度是确定的。即利用所述测试基体无法检测外围图形密度对研磨均匀性的影响，换言之，利用所述测试基体不能真实地模拟产品的制造效果。

发明内容

本发明提供了一种测试基体，可较真实地替代产品进行制程检测；本发明提供了一种测试基体掩膜，以获得可较真实地替代产品进行制程检测的测试基体；本发明提供了一种测试基体的形成方法，以获得可较真实地替代产品进行制程检测的测试基体。

本发明提供的一种测试基体，包括至少一组测试单元，所述测试单元用以代替产品进行制造效果检测；所述测试单元包含至少两个测试基元和至少两个测试辅助基元，所述测试基元和测试辅助基元间隔相接，所述测试单元外具有外围图形；所述外围图形内具有填充图形。

可选地，所述填充图形均匀地分布于各测试单元外围图形内；可选地，对单一测试单元，其外围的填充图形均匀分布；对于不同的测试单元，其外围的填充图形的均匀分布的方式不相同；可选地，对单一测试单元，其外围的填充图形非均匀分布；可选地，所述填充图形的图形密度与产品的外围图形密度之差小于25％；可选地，所述填充图形内包含的材质与所述测试基元内包含的材质相同。

一种测试基体掩膜，包含至少一组测试单元掩膜图形，所述测试单元掩膜图形用以辅助形成测试单元，所述测试单元用以代替利用产品掩膜获得的产品进行制造效果检测，所述测试单元掩膜图形中包含至少两个测试基元掩膜图形和至少两个测试辅助基元掩膜图形，所述测试基元掩膜图形和测试辅助基元掩膜图形间隔相接；所述测试单元掩膜图形外具有外围掩膜图形；所述外围掩膜图形内具有填充掩膜图形，所述填充掩膜图形用以辅助形成填充图形。

可选地，所述填充掩膜图形均匀地分布于各测试单元外围掩膜图形内；可选地，对单一测试单元掩膜图形，其外围的填充掩膜图形均匀分布；对于不同的测试单元掩膜图形，其外围的填充掩膜图形的均匀分布的方式不相同；可选地，对单一测试单元掩膜图形，其外围的填充掩膜图形非均匀分布；可选地，所述填充掩膜图形的图形密度与产品掩膜的外围图形密度之差小于25％；可选地，所述填充掩膜图形内包含的材质与所述测试基元掩膜图形内包含的材质相同。

一种测试基体的形成方法，包括：

在半导体基底上形成测试基层；