[发明专利]半导体隔离结构及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体隔离结构形成方法及其隔离结构。

背景技术

半导体集成电路通常包含有源区和位于有源区之间的隔离区，这些隔离区在制造有源器件之前形成。现有技术中形成隔离区域的方法主要有局部氧化隔离工艺(LOCOS)和浅沟槽隔离工艺(STI)。LOCOS工艺是在晶圆表面淀积氧化硅和氮化硅层，然后对氮化硅层进行刻蚀，形成沟槽，在沟槽区域生长隔离氧化层。由于氧化过程中氮化硅和硅之间的热膨胀性能不同，在氮化硅和氧化硅的边界，氧通过氧化硅扩散到氮化硅下面，与硅结合再度形成氧化膜，形成所谓的“鸟嘴”，使氮化膜变成凸起，如图1所示。这个“鸟嘴”占用了实际的空间，增大了电路的体积，而且，在制作过程中，对晶圆产生应力破坏。因此LOCOS工艺只适用于大尺寸器件的设计和制造。

随着半导体工艺进入深亚微米时代，0.18μm以下的器件例如MOS电路的有源区隔离层已大多采用浅沟槽隔离工艺(STI)来制作。浅沟槽隔离工艺是在MOS电路中解决局部氧化隔离造成的“鸟嘴”问题的有效方法。

如申请号为01118829的申请文件描述的浅沟槽隔离结构的制造方法，参考附图2a至2f所示，首先，参考图2a，在半导体基板100上形成垫氧化层110和腐蚀阻挡层120，在腐蚀阻挡层120上形成图案化的光刻胶，并以图案化的光刻胶为掩膜，蚀刻垫氧化层110和腐蚀阻挡层120至半导体基板100；参考图2b，以腐蚀阻挡层120为掩模，蚀刻半导体基板100形成浅沟槽130。

接着，参考图2c，在沟槽130的表面上形成衬氧化层140，衬氧化层140可以是二氧化硅等绝缘材料，之后在衬氧化层140上形成氮氧化硅层160；参考图2d，将绝缘物质(如二氧化硅)填入沟槽130中，并覆盖氮氧化硅层160侧壁和整个腐蚀阻挡层120，形成隔离氧化层150；然后，参考图2e，对填入的隔离氧化层150进行平坦化处理，如采用化学机械抛光工艺清除腐蚀阻挡层120上的隔离氧化层150，最后，参考图2f，去除腐蚀阻挡层120和垫氧化层110，去除垫氧化层110的工艺一般采用湿法蚀刻，形成的浅沟槽隔离结构如图2f所示。

上述浅沟槽隔离结构的形成方法工艺比较复杂，而且在衬氧化层与半导体衬底之间以及衬氧化层与氮氧化硅层之间都存在应力，此内应力会在有源区形成缺陷(defect)或裂缝(cracks)。

随着技术的进一步发展，必须通过缩小器件的尺寸来提高集成电路中器件的密度，但是，随着器件的尺寸进一步减小，制作工艺的复杂以及隔离结构与半导体衬底以及隔离结构内部的应力问题越来越影响器件的性能。

除此之外，上述浅沟槽隔离结构的半导体衬底为硅，在半导体衬底上形成半导体器件例如晶体管之后，晶体管的沟道层位于硅衬底的表面，对于65nm及其以下的半导体器件，晶体管的沟道长度比较短，衬底内的源极和漏极非常接近，容易造成晶体管的耗尽层贯通，而使漏电流从半导体硅衬底内流通，导致晶体管失去开关电流的控制功能。

发明内容

有鉴于此，本发明解决的技术问题是提供一种半导体隔离结构及其形成方法，减少现有技术制作半导体隔离结构的工艺步骤并降低隔离结构与半导体衬底之间的应力。

为达到上述目的，本发明提供了一种半导体隔离结构的形成方法，包括：提供半导体衬底，所述半导体衬底为绝缘体上硅；；在半导体衬底上形成牺牲氧化层；在牺牲氧化层上形成掩膜，图案化所述掩膜，在半导体衬底上定义出有源区和隔离区；通过牺牲氧化层向隔离区注入氧离子；除去掩膜；对半导体衬底进行退火，形成隔离结构；去除牺牲氧化层。所述隔离结构的深度与绝缘体上硅的顶层硅厚度相同。

其中，通过牺牲氧化层向隔离区注入氧离子工艺为1至3次的氧离子注入。

氧离子的注入能量为1KeV～500KeV，优选的氧离子注入能量为200KeV～300KeV。

氧离子的注入剂量为1E12至1E18每平方厘米，优选的氧离子的注入剂量为1E15至1E16每平方厘米。

所述退火温度为1000℃至1400℃，退火时间为1μs至5小时。

退火工艺可以选用快速热退火或者炉管退火工艺，采用快速热退火工艺时，退火时间为1μs至10min，炉管退火时，退火时间为10min至5h。

所述牺牲氧化层为氧化硅层或氮氧化硅层。