[发明专利]整合于半导体集成电路结构的变压器的制作方法

说明书

技术领域

本发明涉及一种整合于半导体集成电路的变压器的制作方法，尤其涉及一种与铜工艺结合的变压器的制作方法。

背景技术

随着半导体技术的突飞猛进与无线通信芯片需求的日益殷切下，传统的电感性元件，例如电感或变压器等，皆已被整合至单一芯片上，即，与集成电路结构整合，以符合无线通信芯片的小体积及低成本的要求。

请参阅图1至图5，图1至图5为美国专利第6,727,138号的变压器制作方法的示意图。一般变压器与集成电路结构的整合，于半导体芯片后段工艺(back-end-of-the-line，BEOL)中进行，例如于最上层的连接垫(contact pad)制作完成后，始进行变压器的制作。如图1所示，一集成电路结构100具有一基底102、一通过铜工艺形成于基底102内的最高金属层(topinterconnection metal layer)104，而最高金属层的表面则覆盖有一层保护层106及一金属垫(metal pad)108。

请参阅图2与图3。随后于基底102上形成一介电层110，于介电层110上对应于金属垫108的位置利用光刻暨蚀刻方法形成一孔洞(via)112，以暴露出金属垫108。并于介电层110与孔洞112的底部与侧边形成一铜扩散阻挡层(copper-diffusion barrier layer)114。

请参阅图4与图5。接着于铜扩散阻挡层114上依序形成一主绕组层(primary winding layer)116、一绝缘层(passivation layer)118、与一填满孔洞112的副绕组层(secondary winding layer)120。最后，如图5所示，蚀刻部分主绕组层120、绝缘层118、副绕组层116、与铜扩散阻挡层114，以形成一具有线圈图案且与金属垫108电连接的变压器。

由此可知，现有的变压器于半导体后段工艺，尤其是金属垫工艺完成之后，方可进行变压器的制作。故此制作过程不但较为复杂，还使得集成电路结构制作成本大为增加。另外，如图5所示，由于变压器的主绕组层与副绕组层暴露于外界，因此该些金属层易受微粒或外界水气影响其电性表现。而现有解决该问题的方法只能在完成电压器的制作后，再于基底上形成一保护层，覆盖主绕组层与副绕组层，并需再进行一光刻暨蚀刻工艺，以暴露出各金属垫，或直接将此载有变压器的晶粒进行封装工艺等。

发明内容

因此，本发明的主要目的为提供一种整合于半导体集成电路的变压器的制作方法，以解决现有半导体工艺中变压器工艺与半导体后段工艺需分别进行的问题，并可简化半导体工艺以增进产业的利用性。

为达上述目的，本发明于此提供一种整合于半导体集成电路的变压器的制作方法，首先提供一基底，并于该基底上同时形成一顶层金属内连线层与一主绕组层(primary winding layer)。随后于该基底上形成一绝缘层，且该绝缘层暴露出部分该顶层金属内连线层。接下来，于该绝缘层上同时形成一副绕组层(secondary winding layer)与至少一个金属焊垫(bonding pads)，且该金属焊垫通过该些开口与该最高金内连线层电连接。

根据本发明，本发明另提供一整合于半导体集成电路的变压器，其包括一基底、一设置于该基底上的主绕组层与一顶层金属内连线层、一设置于该主绕组层与该顶层金属内连线层上的绝缘层，且该绝缘层具有多个开口设置于该顶层金属内连线层上、一设置于该绝缘层上的副绕组层与至少一个金属焊垫，且该金属焊垫通过该些开口电连接至该顶层金属内连线层。其中，该主绕组层与该副绕组层构成该变压器。

根据本发明所提供的方法，通过同时制作变压器的主绕组层与顶层金属内连线层，以及同时制作变压器的副绕组层与金属焊垫，提供一整合于半导体集成电路的变压器，并达到简化半导体工艺的目的。

附图说明

图1至图5为现有的变压器的制作方法的示意图；

图6至图10为本发明所提供整合于半导体集成电路的变压器的制作方法的一优选实施例的示意图；

图11为本发明所提供的整合于半导体集成电路的变压器上视图。

简单符号说明

100    集成电路结构    102    基底

104    最高金属层      106    保护层

108    金属垫          110    介电层

112    孔洞            114    铜扩散阻挡层

116    主绕组层        118    绝缘层