[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种半导体装置极其制造方法，换句话说，涉及一种凸出电极的形成。

背景技术

以下，参照附图说明目前的半导体装置及其制造方法。

在图14(a)及图14(b)中，标号1是半导体基板，在该基板1上，形成由LOCOS氧化膜构成的绝缘膜2，在该绝缘膜2上形成下层配线3。

另外，覆盖所述下层配线3而形成层间绝缘膜4，通过形成于该层间绝缘膜4的通孔(ビアホ-ル)5与所述下层配线3连接形成的上层配线6。

而且，覆盖所述上层配线6而形成钝化膜7，在该钝化膜7开口形成的接点部7A形成金凸出电极8。

发明内容

在此，如果所述接点部下有通孔5，那么该通孔5的表面台阶也在金凸出电极8的表面保留。因此，由金凸出电极8的表面台阶，形成例如TAB(TapAutomated Bonding)等实际安装点安装时的合格率低的原因。

特别是，例如以0.35μm等的细微化工艺形成各种晶体管时，各通孔(连接孔)的尺寸应用最小尺寸，所以接点部的开口直径也由多个微细的通孔构成。因此如所述金凸出电极8表面那样保留表面台阶。

换言之，所述金凸出电极8，以横跨位于所述接点部周边部的钝化膜7的型式，形成于接点部上，所以在其中央部自然地形成表面洼陷。

本发明的半导体装置就是鉴于上述课题而开发的，是在形成于半导体基板上的接点部上形成凸出电极而构成的，所述凸出电极比所述钝化膜开口部更靠内侧形成。

另外，本发明的半导体装置包括：在半导体基板上通过栅极氧化膜形成的栅极；与所述栅极邻接形成的源、漏层；在所述栅极下方形成，构成沟道的半导体层；与所述源、漏层连接的下层配线；通过在覆盖所述下层配线的层间绝缘膜形成的通孔，与所述下层配线连接的上层配线；覆盖所述上层配线的钝化膜开口而形成的接点部；在所述接点部上比所述钝化膜的开口部更靠内侧形成的凸出电极。

而且，所述通孔形成于覆盖所述下层配线的层间绝缘膜上，形成于在所述接点部构成的所述凸出电极下以外的区域。

另外，在所述述栅极下方与所述源、漏层相连并与所述半导体层连接形成与该源、漏层同一导电型的低浓度层。

进而，在所述述栅极下方与所述源、漏层相连并与所述半导体层连接，在所述半导体表层浅浅地扩张形成与该源、漏层同一导电型的低浓度层，。

本发明的半导体装置的制造方法中，在半导体基板上经绝缘膜形成配线，覆盖该配线而形成钝化膜后，在该钝化膜形成图案，在使所述上层配线上的规定区域开口形成的接点部上形成凸出电极，在比所述钝化膜的开口部更靠内侧形成凸出电极。

本发明的半导体装置的制造方法包括以下工序：在一导电型的半导体基板上，通过栅极氧化膜形成栅极的工序；在所述基板内离子注入逆导电型杂质，形成低浓度的逆导电型源、漏层的工序；通过离子注入逆导电型杂质，形成与所述低浓度的逆导电型源、漏层相连的低浓度的逆导电型层的工序；通过离子注入逆导电型杂质，在所述低浓度的逆导电型源、漏层内，形成高浓度的逆导电型源、漏层的工序；通过注入离子一导电型杂质，在所述栅极下方形成分断所述逆导电型层的一导电型主体层的工序；通过覆盖所述栅极的层间绝缘膜，形成与所述源、漏层连接的下层配线的工序；覆盖所述下层配线而形成层间绝缘膜后，在该层间绝缘膜形成通孔的工序；形成通过所述通孔与所述下层配线连接的上层配线的工序；在覆盖所述上层配线而形成的钝化膜形成图案，在该上层配线上的规定区域开口，形成接点部的工序；在比所述钝化膜的开口部更靠内侧形成凸出电极的工序。

另外形成所述通孔的工序，在覆盖所述下层配线的层间绝缘膜的接点部构成的所述凸出电极下以外的区域形成。

这样，通过使凸出电极在比钝化膜的开口部更靠内侧的接点部上形成，凸出电极不受钝化膜台阶的影响，使凸出电极表面平坦化。

附图说明

图1是表示本发明一实施例的半导体装置的制造方法的剖面图；

图2是表示本发明一实施例的半导体装置的制造方法的剖面图；

图3是表示本发明一实施例的半导体装置的制造方法的剖面图；

图4是表示本发明一实施例的半导体装置的制造方法的剖面图；

图5是表示本发明一实施例的半导体装置的制造方法的剖面图；

图6是表示本发明一实施例的半导体装置的制造方法的剖面图；

图7是表示本发明一实施例的半导体装置的制造方法的剖面图；

图8是表示本发明一实施例的半导体装置的制造方法的剖面图；

图9是表示本发明一实施例的半导体装置的制造方法的剖面图；