[发明专利]形成倒装芯片式半导体封装的方法及其半导体封装和衬底

说明书

技术领域

本发明涉及形成具有下填物(underfill)的倒装芯片式半导体封装，特别涉及形成具有非流动下填物(no-flow underfill)的倒装芯片式半导体封装。

背景技术

公知的倒装芯片式半导体封装是用下填材料形成的，其中下填材料还简单地被称为下填物。这种倒装芯片式封装包含在一个表面上具有焊盘图形的半导体芯片；在第一表面上的导体图形上具有相应端子、在与第一表面相对的第二表面上带有外部导体图形的衬底；将芯片焊盘耦合到端子上的焊料互连；和填充芯片和衬底之间间隙的下填物。

众所周知，形成倒装芯片式封装的方法是首先用焊料在半导体芯片上形成或隆起焊盘，然后倒装半导体芯片并将其置于端子的凸起上。半导体芯片、衬底和焊料凸起形成的组件回流时，焊盘和端子之间的焊料熔化，形成焊盘和相应端子之间的焊料互连。

接着，在倒装的半导体芯片和衬底之间的间隙的边缘施加下填物。通常，下填物是环氧基液体，其粘度在升高温度下显著降低。尽管有毛细作用，在温度升高的情况下，下填物被拉出，流入并填充半导体芯片和衬底之间的间隙。

用下填物填充间隙的工艺存在各种各样的困难，大部分工艺涉及的是用下填物不完全填充间隙，尤其是在凸起间距和高度很小时。例如在间距小于150μm时，高度小于50μm。

一种形成倒装芯片式封装的相对新的方法是试图缩短工艺流程，特别是克服用非流动下填物施加下填物的问题。授予美国Georgia Tech ResearchCorporation的美国专利US6180696公开了一种非流动下填物的成分，由Pennisi等人做出的、授予美国摩托罗拉公司的美国专利US5128746公开了一种利用非流动下填物形成半导体封装的方法。

利用这种方法，将带非流动下填物的组合物施加于衬底的其上具有端子的第一表面，在那里非流动下填物覆盖或浸没端子。然后，隆起的半导体芯片被倒装并放在衬底的第一表面上，以便使半导体芯片上的凸起靠在端子上。然后该组件被回流，使凸起转变到熔化状态并形成焊盘和端子之间的互连，并利用下填物填充芯片和衬底之间的间隙。因此，这种方法基本上可以解决(address)涉及利用下填物不完全填充衬底和半导体芯片之间间隙的问题和困难。

通常，非流动下填物是环氧基有机化合物，并且是本领域技术人员公知的，有机化合物的热膨胀系数(CTE)相对较高，在50-90百万分之每摄氏度(ppm/℃)。具有高热膨胀系数的下填物不能有效地修正半导体芯片的热膨胀系数和衬底的热膨胀系数之间的失配。相应地，由于热膨胀系数的这种失配，在半导体封装中半导体芯片的焊盘和衬底之间的焊接点容易出现热机故障。因此，有害地影响这种非流动下填的半导体封装的可靠性。

在具有较小芯片如小于5毫米(mm)×5mm的倒装芯片式半导体封装中，热膨胀系数失配是容许的，其中可靠性趋于满足规定的限度。但是，对于10mm×10mm的较大芯片或更大的芯片，如上所述，热膨胀系数失配更严重，并且可靠性不在规定限度内。相应地，一般认为非流动下填物因其不良的热膨胀系数特性而不适合于封装这种较大芯片。

一种改进即降低下填物成分的热膨胀系数的公知方法是向下填物成分中添加无机填充物如二氧化硅。然而，具有填充物的非流动下填物将导致在半导体芯片上的焊盘和衬底上的端子之间产生开路。

发明内容

本发明的目的是提供形成下填半导体封装的方法、由此形成的半导体封装及其衬底，其能有效地提高非流动下填的半导体封装的有效性。  

为达到上述目的，本发明提供一种形成倒装芯片式半导体封装的方法，该方法包含以下步骤：

a)提供衬底，其第一表面具有多个隆起端子部分，其中多个隆起端子部分至少延伸到第一表面，每个隆起端子部分包含一基部和一自由端部，并且至少自由端部由具有第一回流温度的第一材料构成；

b)提供在第一表面上具有多个焊盘的半导体芯片，其中多个焊盘上具有凸起，每个凸起包含基部和自由端部，至少多个凸起的自由端部由第一材料构成；

c)提供下填化合物，其中下填化合物包含至少某些无机填充物以减小下填化合物的热膨胀系数(CTE)；

d)在衬底上设置下填化合物；

e)在衬底上放置半导体芯片，下填化合物置于其间，其中多个凸起的自由端部靠着多个隆起端子部分的自由端部；和

f)以基本上第一回流温度回流半导体芯片、衬底和下填化合物，以便将至少多个凸起的自由端部和至少多个隆起端子部分的自由端部形成为互连。