[发明专利]半导体存储器以及驱动半导体存储器的方法

说明书

对相关申请的交叉引用

本申请基于2001年7月18日递交的日本专利申请No.2001-217660并要求它的优先权，其内容被包含于此，以供参照。

技术领域

本发明涉及半导体存储器以及驱动半导体存储器的方法，特别涉及一种适合应用于NAND快速存储器的半导体存储器以及驱动半导体存储器的方法。

现有技术

在常规NAND快速存储器中，当在存储单元中写入或擦除数据时，通过执行检查该存储单元阈值电压V_th相对于读取判定电平(电压)是否具有足够的读取容限的确认操作，而控制存储单元阈值电压V_th。

对共享相同字线并且同时连接到NAND快速存储器的多个位线(大约4000线)的存储单元执行NAND快速存储器的确认操作。如果在确认操作中没有获得足够的读取容限，则再次执行对存储单元的数据写入或擦除，并且重复执行该确认操作，直到确定所有位线具有足够的读取容限为止。

并且，在NAND快速存储器的多位存储单元组成的模块中，形成由共享一条字线的NAND快速存储器的存储单元相同的冗余存储单元所构成的冗余电路。如果在NAND快速存储器的制造工艺中出现相邻位线的短路这样的缺陷，则用冗余电路代替作为一个单位包括缺陷位线的几条位线。

但是，在上文所述的NAND快速存储器中，对共享相同字线并且同时连接到多个位线的存储单元执行确认操作。也就是说，对连接到冗余电路的位线以及缺陷位线的存储单元执行该确认操作。相应地，如果由于相邻位线的短路而出现一个缺陷，则禁止对连接到缺陷位线的存储单元的数据写入，以避免缺陷位线的电势波动，为了使该状态与存储单元阈值电压V_th具有足够的读取容限的状态相同，从而完成确认操作。

不幸的是，如果一个缺陷是由于位线与把参照电势(源电势)提供到存储单元的线路(在下文中称为“存储单元电源线”)之间的短路所造成的，则即使当禁止把数据写入到连接该缺陷位线的存储单元以使得该状态与存储单元阈值电压V_th具有足够的读取容限的状态相同时，缺陷位线的电势可能由于该存储单元电源线而波动。这使得不可能完成确认操作。也就是说，如果一个缺陷是由于位线与存储单元电源线之间的短路所造成的，则即使使用冗余电路也不能够修复该缺陷。

发明内容

本发明用于解决上处问题，并且它的一个目的是修复位线与用于把参照电势提供到存储单元的线路之间的短路所造成的缺陷。

本发明的半导体存储器包括存储单元，其中包括具有存储数据的控制栅极和浮置栅极(floating gate)的晶体管以及把参照电势提供到存储单元的线路。在执行把数据写入到存储单元中的时间段内，用于把参照电势提供到存储单元的线路的电势被设置在正电势。

在如上配置的本发明中，即使用于在存储单元输入和输出数据的位线以及用于把参照电势提供到该存储单元的线路(存储单元电源线)被短路，在把数据写入存储单元的过程中，该位线的电势波动被抑制，从而在连接到该位线的锁存电路中的数据被保持，从而避免锁存电路中数据的反转。相应地，可以完成在数据写入之后执行的确认操作。

附图简述

图1A为示出应用本发明的一个实施例的半导体存储器的NAND快速存储器的存储器部分的结构的示意图；

图1B为沿着图1A的线I-I截取的截面视图；

图2为示出NAND快速存储器的存储器部分的等效电路的示意图；

图3为示出NAND快速存储器的存储器单元阵列的排列的示意图；

图4为示出页缓冲器的排列的方框图；

图5A为示出存储单元晶体管的截面和数据存储的状态(数据值为“1”)的示意图；

图5B为示出存储单元晶体管的截面和数据存储的状态(数据值为“0”)的示意图；

图6A为NAND快速存储器的读取操作(读取数据值“1”)的时序图；

图6B为NAND快速存储器的读取操作(读取数据值“0”)的时序图；

图7A为NAND快速存储器的编程操作(在数据写入过程中)的时序图；

图7B为NAND快速存储器的编程操作(当禁止数据写入时)的时序图；

图8A为NAND快速存储器的编程确认操作(当数据写入完成时)的时序图；

图8B为NAND快速存储器的编程确认操作(当数据写入不足时)的时序图；

图9A为在位线与存储单元电源线之间短路的情况中常规NAND快速存储器的编程操作(当禁止数据写入时)的时序图；