[发明专利]用于封装或测试应用中的多线格栅

说明书

本发明涉及一种用于封装或测试应用中的多线格栅(MLG)及其制造方法，更具体地，涉及包括在圆片级组件中使I/O垫从周边阵列到区域阵列重新分布的MLG。

在制造现代半导体器件中最显著的趋势之一是器件的密集度增大，这对封装和相互连接方法提出了更严格的要求。

能够满足这些要求的封装半导体芯片的方法之一是所谓的倒装片安装方法。在倒装片安装方法中，不是将一个半导体芯片安装到一个组件中的引线框上，而是采用蒸发法或电解沉积方法在芯片的表面上形成一个焊料突起部。

但是，由于近来器件尺寸微型化的趋势，即器件密集度增大，以及突起部与突起部之间的间隔(或间距)的相应减小，对于某些芯片使用焊料突起部已经是不可行的，尤其是设计成带有I/O垫周边阵列的芯片，减小的间距对在组件基板上形成线路起阻碍作用，这又需要I/O垫重新分布的工艺，因此，周边阵列必须变成区域阵列，以改进I/O垫之间的间距。

因此，本发明的一个目的是提供一种新颖结构，该结构在相互连接半导体芯片和其它电子电路时能够使I/O垫从周边阵列到区域阵列重新分布。

根据本发明，提供一种多线格栅，包括：

具有顶部表面和底部表面的基体；

多个通孔，每个通孔从顶部表面延伸到底部表面，并且设置成使第一端部露在顶部表面上，相对的第二端部露在底部表面上；

与通孔相同数量的多个连接线路，每个连接线路与相邻连接线路具有不同长度；

与通孔相同数量的多个上突起部，每个上突起部布置成与对应通孔的第一端部接触；以及

与通孔相同数量的多个下突起部，一半下突起部位于基体的一个侧边/周边上，另一半下突起部位于相对的另一个侧边/周边上，每个下突起部通过对应连接线路与对应通孔的第二端部连接。

本发明的上述和其它目的以及特征将通过以下结合附图对优选实施例的描述而变得明显，其中：

图1是根据本发明的多线格栅的立体图；

图2A和2B分别是显示示于图1中的多线格栅的顶部表面和底部表面的示意图；

图3是沿着图1中的A-A线的横截面图；

图4是一个立体图，显示了其中包含有根据本发明一个实施例的多线格栅的已封装的半导体芯片；以及

图5是一个立体图，显示了其中包含有根据本发明的多线格栅的测试装置。

本发明公开了一种多线格栅(MLG)，它用于将诸如印刷电路板等的电子元件与在其周边布置有多个I/O垫的半导体芯片相互连接起来。

图1示出了MLG100，它包括具有顶部和底部表面112,114的基体110；多个通孔120，每个通孔从基体110的顶部表面112延伸到底部表面114；以及与通孔120相同数量的连接线路和上下突起部130,140,150，每个连接线路将一个下突起部连接到一个通孔的一端，每个上突起部140形成在与通孔通过连接线路130连接到每个下突起部上的端部相对的另一端部上。

基体110是由诸如陶瓷、聚合物或陶瓷和聚合物的复合物等绝缘材料制成的。

每个通孔120延伸穿过基体110，使得第一端部122露在基体110的顶部表面112上，相对的第二端部124露在基体的底部表面114上。每个通孔120包括一个导体126，导体126或者由金属诸如Cu、Ni和Au，或者由包含有玻璃组分的银复合物诸如Ag-Pt和Ag-Pd制成。导体126覆盖通孔120的内表面并且包围住其第一和第二端部122,124，如图3所示。此外，由导体126覆盖的每个通孔120可以填充有导体126或者电绝缘材料。

回到图1，用于将MLG100固定到例如一个在其上具有连接垫的印刷电路板上的每个上突起部140设置有钎焊膏并且放置在基体的顶部表面112上，而与对应通孔120的第一端部122直接接触。如图2A所示，上突起部140设置在基体110的顶部表面112的中心区域形成阵列162，阵列162具有的形状使得所有上突起部140可以分成重复对齐的M个组142，每个组具有N个上突起部140,M和N是大于1的整数。例如，在图2A中，每个组142包括三个上突起部140，这些突起部以第一间距164规则地间隔开。

用于将多线格栅100安装到具有例如在其两相对侧上的连接垫的半导体芯片上的每个下突起部150由例如钎焊膏制成并放置在基体110的底部表面114上。如图2B所示，下突起部150沿着基体110的底部表面114的两相对周边/侧边设置，并以第二间距168规则地间隔开以形成两个周边阵列166。第一间距164大于第二间距168。