专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1337707个,建议您升级VIP下载更多相关专利
  • [实用新型]高压半导体器件-CN201520386500.3有效
  • 姚国亮;张邵华;吴建兴 - 杭州士兰微电子股份有限公司
  • 2015-06-05 - 2015-09-16 - H01L29/78
  • 本实用新型提供了一种高压半导体器件,该器件包括:第一掺杂类型的半导体衬底;第二掺杂类型的外延层,位于半导体衬底上;第二掺杂类型的高压阱,位于外延层内;第一掺杂类型的降场层,位于外延层的表面和/或外延层的内部,降场层的至少一部分位于高压阱内;第一掺杂类型的第一阱,与高压阱并列地位于外延层内;第二掺杂类型的源极欧姆接触区,位于第一阱内;漏极欧姆接触区,位于高压阱内;靠近源极欧姆接触区的栅极,至少覆盖源极欧姆接触区与高压阱之间的外延层本实用新型能够有效降低工艺制造难度,提高器件参数特性,而且有利于提高器件的可靠性。
  • 高压半导体器件
  • [实用新型]高压半导体器件-CN201420484361.3有效
  • 陈胜利 - 陈胜利
  • 2014-08-26 - 2015-01-28 - H01L29/78
  • 本实用新型涉及一种高压半导体器件,包含:一衬底、一设置于衬底上的第一型井、一第二型源极、一设置于第一型井的第一型体极、一部分覆盖于第一型井的栅极以及一第二型漏极,第二型漏极设置于该衬底上并藉由一漂移区而将该第二型漏极与该第一型井相间隔,其中漂移区内设置有一第一型区块与一第二型区块且为交错设置,能降低元器件的整体导通电阻、提高高压半导体器件的二次崩溃电流,使高压半导体器件具有良好的抗静电放电能力。
  • 高压半导体器件
  • [实用新型]高压半导体器件-CN201520386680.5有效
  • 姚国亮;张邵华;吴建兴 - 杭州士兰微电子股份有限公司
  • 2015-06-05 - 2015-11-11 - H01L29/735
  • 本实用新型提供了一种高压半导体器件,该器件包括:第一掺杂类型的半导体衬底;第二掺杂类型的外延层,位于半导体衬底上;第二掺杂类型的高压阱,位于外延层内;第二掺杂类型的深阱,位于高压阱内;第一掺杂类型的降场层,位于外延层的表面和/或外延层的内部,降场层的至少一部分位于深阱内;第一掺杂类型的第一阱,与高压阱并列地位于外延层内;第二掺杂类型的源极欧姆接触区,位于第一阱内;漏极欧姆接触区,位于深阱内;靠近源极欧姆接触区的栅极,至少覆盖源极欧姆接触区与高压阱之间的外延层。本实用新型能够有效降低工艺制造难度,提高器件参数特性,而且有利于提高器件的可靠性。
  • 高压半导体器件
  • [发明专利]用于半导体器件高压测试装置的辅助机构和测试方法-CN202210426585.8在审
  • 迟延庆 - 上海积塔半导体有限公司
  • 2022-04-22 - 2022-08-05 - G01R31/26
  • 本申请涉及一种用于半导体器件高压测试装置的辅助机构和测试方法。一种用于半导体器件高压测试装置的辅助机构,半导体器件高压测试装置包括用于放置半导体器件的测试台和用于对半导体器件进行高压测试的探针组件;辅助机构包括包围框以及连接部件。连接部件的一端设置于包围框的开口端,另一端与测试台和放置在测试台上的半导体器件中的其中之一密封连接,以界定出一密封空间。其中,探针组件的探针位于密封空间内,且密封空间内填充具有预设压力值的气体。在密封空间内利用探针组件对半导体器件进行高压测试的过程中,半导体器件的放电电压会小于半导体器件高压测试所需的电压,半导体器件就不易出现放电打火现象。
  • 用于半导体器件高压测试装置辅助机构方法
  • [实用新型]高压半导体终端器件-CN201020695584.6有效
  • 范春晖;孙德明;周伟 - 上海集成电路研发中心有限公司
  • 2010-12-31 - 2011-08-31 - H01L29/06
  • 本实用新型涉及一种高压半导体终端器件。所述高压半导体终端器件包括:半导体衬底、设置于所述半导体衬底表面的隔离介质层、设置于所述隔离介质层表面的多个互不相连的金属浮空场板,所述高压半导体终端器件还包括填充所述互不相连的金属浮空场板之间的空隙的绝缘介质层本实用新型的高压半导体终端器件用来加强金属浮空场板之间的耦合作用,使半导体表面电场更均匀,从而提高击穿电压。本实用新型的高压半导体终端器件工艺实现简单。
  • 高压半导体终端器件
  • [发明专利]一种功率半导体器件-CN202110727717.6在审
  • 陈燕平;窦泽春;谢舜蒙;彭勇殿;朱武;张荣;荣春晖;袁勇;陈明翊;谭一帆 - 中车株洲电力机车研究所有限公司
  • 2021-06-29 - 2022-12-30 - H01L25/18
  • 本发明提供了一种功率半导体器件。该功率半导体器件包括:至少一个晶体管元件,其中,所述晶体管元件包括高压功率端、低压功率端及控制端,所述高压功率端延伸出所述功率半导体器件的封装以构成所述功率半导体器件高压引脚,所述低压功率端延伸出所述功率半导体器件的封装以构成所述功率半导体器件的低压引脚,所述控制端延伸出所述功率半导体器件的封装以构成所述功率半导体器件的控制引脚;以及至少一个检测二极管单元,其中,所述检测二极管单元的阴极连接所述至少一个晶体管元件的所述高压功率端,所述检测二极管单元的阳极延伸出所述功率半导体器件的封装以构成所述功率半导体器件的检测引脚
  • 一种功率半导体器件
  • [发明专利]一种半导体器件高压测试装置-CN202210886179.X在审
  • 白志坚;薛克瑞;庄裕刚;张小东 - 深圳市良机自动化设备有限公司
  • 2022-07-26 - 2022-10-21 - G01R1/04
  • 本申请涉及一种半导体器件高压测试装置,其包括机架以及设置于机架的高压夹持测试组件,高压夹持测试机构包括用于承托待检测半导体器件的承托台以及两组用于对半导体器件进行耐高压测试的高压夹测组件,每组高压夹测组件均包括若干用于对半导体器件进行耐高压测试的测试件,承托台位于两组高压夹测组件的测试件之间;两组高压夹测组件滑移设置于机架,且两组高压夹测组件能够向相互靠近或远离方向滑移以使两组高压夹测组件的测试件夹紧或远离待检测半导体器件两侧的引脚。本申请具有提高半导体器件在进行耐高压测试的过程中的测试精确度的效果。
  • 一种半导体器件高压测试装置
  • [发明专利]高压集成器件及其制备方法-CN202011114623.3有效
  • 刘森;史林森;向可强;刘海彬;刘筱伟 - 微龛(广州)半导体有限公司
  • 2020-10-19 - 2021-01-15 - H01L27/092
  • 本发明提供一种高压集成器件及其制备方法,高压集成器件包括:半导体基底、低压半导体器件、第一隔离结构、第二隔离结构以及高压器件引出结构,半导体基底包括自下而上设置的半导体衬底、第一绝缘层、中间器件功能层、第二绝缘层以及顶层器件功能层。本发明将低压器件集成在顶层器件功能层中,将高压器件集成在中间器件功能层中,采用双浅沟槽隔离技术及基于半导体基底中的绝缘层,使得高压器件可以不干扰其他区域的器件,中间器件功能层可以集成更高电压的电子器件。另外,基于本发明高压器件与低压器件的设计,不消耗芯片面积,大大增加集成度。
  • 高压集成器件及其制备方法
  • [发明专利]深槽高压终端结构的制作方法以及高压半导体器件-CN201110138657.0无效
  • 陈雪萌 - 上海先进半导体制造股份有限公司
  • 2011-05-26 - 2011-10-12 - H01L21/336
  • 本发明提供一种深槽高压终端结构的制作方法,包括步骤:提供半导体衬底,其上依次形成有高压半导体器件、覆盖高压半导体器件的氧化层以及图形化的互连线;依次刻蚀氧化层和半导体衬底,在高压半导体器件两侧分别形成深槽,深槽刻蚀掉一部分阱区并延伸至半导体衬底中;在氧化层表面涂覆阻挡材料,深槽也会被同步填满;在高压半导体器件的引线孔的位置刻蚀阻挡材料,露出底部的互连线。本发明还提供一种高压半导体器件。本发明当器件受到高压偏置时,其阱区的耗尽层在横向方向被填满阻挡材料的深槽阻挡,故只能纵向延伸。由此,器件下方的电势等位线基本上没有弯曲,电力线比较均匀,击穿电压接近于平面结,避免了电力线密集处电压易击穿的问题。
  • 高压终端结构制作方法以及半导体器件
  • [实用新型]一种横向高压功率半导体器件-CN201520778971.9有效
  • 王坤祥 - 王坤祥
  • 2015-09-27 - 2016-03-16 - H01L29/78
  • 本实用新型属于半导体技术领域,具体的说涉及一种横向高压功率半导体器件。本实用新型提供的高压器件在N型半导体漂移区中形成P型半导体降场层,并在P型半导体降场层上表面形成N型半导体重掺杂层,在P型半导体降场层下表面形成N型半导体轻掺杂层。开态时,高浓度的重掺杂层为高压期间提供了大量的多数载流子,在器件表面形成一个低阻的导电通道,可以极大地减小器件导通电阻,从而大大的降低工艺成本。关态时,漏极金属加高压,P型半导体降场层和P型半导体衬底辅助耗尽N型半导体漂移区和N型半导体轻掺杂层,使得器件获得较大的击穿电压。
  • 一种横向高压功率半导体器件
  • [发明专利]BCD工艺中双栅极氧化层的形成方法-CN201110184979.9无效
  • 刘建华;吴晓丽 - 上海先进半导体制造股份有限公司
  • 2011-07-04 - 2011-11-23 - H01L21/283
  • 本发明提供了一种BCD工艺中双栅极氧化层的形成方法,包括:提供半导体衬底,所述半导体衬底包括并列的高压器件区域和低压器件区域;在所述低压器件区域的半导体衬底上形成阻挡层;形成高压器件的栅氧化层,所述高压器件的栅氧化层覆盖所述高压器件区域的半导体衬底的表面;去除所述阻挡层,暴露出所述低压器件区域的表面;形成低压器件的栅氧化层,覆盖所述高压器件的栅氧化层和低压器件区域的半导体衬底的表面,所述低压器件的栅氧化层的厚度小于高压器件的栅氧化层的厚度。本发明能够避免在双栅氧化层形成工艺中对场隔离结构的刻蚀而导致的场隔离漏电问题,有利于改善整个器件的性能。
  • bcd工艺栅极氧化形成方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top