“非易失性锁存器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果14750604个，建议您升级VIP下载更多相关专利

[发明专利]非易失性锁存器-CN200680003699.0无效
发明人：泰耶·塞特 -专利权人：爱特梅尔公司
申请日： 2006-01-27 - 公布日： 2008-01-23 - 主分类号： G11C16/04 文献下载
摘要：一种非易失性锁存器包含用于存储输入数据值的存储器元件。写保护元件耦合到所述存储器元件，以用于利用写保护信号来确保在到达所述锁存器的电源电压损失期间保留由所述存储器元件存储的所述输入数据值。
非易失性锁存器

[发明专利]非易失性数据保持电路和数据保持系统-CN201710009077.9有效
发明人：帝泰什·拉克西特;博尔纳·J·奥布拉多维奇 -专利权人：三星电子株式会社
申请日： 2017-01-06 - 公布日： 2022-07-12 - 主分类号： G11C11/16 文献下载
摘要：提供了一种非易失性数据保持电路和数据保持系统，所述非易失性数据保持电路被构造为存储外部锁存器的互补的易失性电荷状态，非易失性数据保持电路包括：耦合的巨自旋霍尔锁存器，被构造为响应于从外部锁存器接收电荷电流产生并存储与外部锁存器的互补的易失性电荷状态对应的非易失性自旋状态，并且被构造为响应于施加读取电压产生与互补的非易失性自旋状态对应的差分电荷电流信号；写入开关，结合到耦合的巨自旋霍尔锁存器，并且被构造为响应于睡眠信号选择性地使电荷电流能够从外部锁存器流动至耦合的巨自旋霍尔锁存器；读取开关，结合至耦合的巨自旋霍尔锁存器，并且选择性地使读取电压能够施加至耦合的巨自旋霍尔锁存器。
非易失性数据保持电路系统

[发明专利]半导体器件及其操作方法-CN201710896237.6有效
发明人：郑亨洙;孙钟浩 -专利权人：爱思开海力士有限公司
申请日： 2017-09-28 - 公布日： 2021-05-07 - 主分类号： G11C29/00 文献下载
摘要：一种半导体器件包括：第一非易失性存储区至第N非易失性存储区，每个非易失性存储区包括位于行线与列线之间的交叉点处的多个单元；储存电路，包括适用于储存从第一非易失性存储区至第N非易失性存储区传输来的数据的多个单元锁存器；以及操作控制电路，适用于在断裂模式期间，控制第一操作模式至第N操作模式的设置信息分别被编程在第一非易失性存储区至第N非易失性存储区中，以及在启动模式期间，控制从第一非易失性存储区传输来的数据被写入在单元锁存器中，并且响应于操作模式改变请求，控制从第二非易失性存储区至第N非易失性存储区中的一个非易失性存储区传输来的数据被重写在单元锁存器中。
半导体器件及其操作方法

[发明专利]内嵌有非易失性晶体管的静态随机存取存储器（SRAM）基元-CN202111458085.4在审
发明人： A·R·贾斯瓦尔;B·C·保罗;S·R·索斯 -专利权人：格芯（美国）集成电路科技有限公司
申请日： 2021-12-02 - 公布日： 2022-06-10 - 主分类号： G11C11/412 文献下载
摘要：本发明涉及内嵌有非易失性晶体管的静态随机存取存储器(SRAM)基元。本公开涉及一种结构，该结构包括：锁存电路；第一非易失性场效应晶体管(FET)，其连接到锁存电路的第一侧和位线；以及第二非易失性场效应晶体管(FET)，其连接到锁存电路的第二侧和互补位线。
内嵌有非易失性晶体管静态随机存取存储器 sram

[发明专利]一种非易失性高速存储单元，其存储器及其内部数据转存的控制方法-CN201210256531.8在审
发明人：孙学进 -专利权人：珠海艾派克微电子有限公司
申请日： 2012-07-10 - 公布日： 2014-01-29 - 主分类号： G11C16/10 文献下载
摘要：本发明提供一种非易失性高速存储单元、包括该非易失性高速存储单元的存储器及其内部数据转存的控制方法，该非易失性高速存储单元包括双稳态锁存电路、非易失性存储电路和载入控制开关，该非易失性存储电路包括第一晶体管该非易失性高速存储单元存取速度快，控制流程短，结构简单，能够很好地解决现有技术中存在的问题，而且在不进行“编程”或“载入”时，只有绝缘的栅极控制端FG连接到双稳态锁存电路，易失性存储单元与非易失性存储单元的隔离性能好
一种非易失性高速存储单元存储器及其内部数据转存控制方法

[发明专利]一种非易失性触发器阵列及工作方法-CN201210413808.3有效
发明人：景蔚亮;陈邦明 -专利权人：上海新储集成电路有限公司
申请日： 2012-10-25 - 公布日： 2013-01-16 - 主分类号： G11C16/06 文献下载
摘要：本发明公开了一种非易失性触发器阵列，包括：易失性触发器阵列，其包括多个锁存器单元；非易失性相变存储器阵列，其包括由相变存储器单元组成的阵列；控制端组，其包括多个控制端，实现控制调节非易失性相变存储器阵列保存或恢复易失性触发器阵列的数据；非易失性相变存储器阵列中的每一列相变存储器单元均与易失性触发器阵列中的一个锁存器单元连接；非易失性相变存储器阵列中的每一行相变存储器单元均与控制端组中的一个控制端连接。本发明还公开了一种非易失性触发器阵列的工作方法。本发明可断电保存数据、提高数据恢复速度，并且减小芯片面积。
一种非易失性触发器阵列工作方法

[发明专利]整合传统式静态随机存储器与闪存单元的新式非易失性静态随机存储器内存单元结构-CN200580025249.7无效
发明人：李武开 -专利权人：柰米闪芯积体电路有限公司
申请日： 2005-07-11 - 公布日： 2007-10-31 - 主分类号： G11C16/04 文献下载
摘要：本发明公开了一种非易失性静态随机存储器(NVSRAM)数组，在一基板上具有一由整合型非易失性静态随机存储器电路以行列排列方式形成的数组。整合型非易失性静态随机存储器电路的每一者皆包括一静态随机存储器单元、一第一及一第二非易失性内存组件。静态随机存取记忆单元具有一锁存式内存组件，与第一及第二非易失性内存组件相通信，以接收并永久保持来自锁存式内存组件的数字信号。一电源检测电路被用以检测一电源中断及一电源启动，并使电源检测及电源启动的检测与多数个整合型非易失性静态随机存储器电路相通信。
整合传统静态随机存储器闪存单元新式非易失性内存结构

[发明专利]数据保持电路、数据处理系统和写入充电状态的方法-CN202010127110.X在审
发明人： T.拉克希特;R.哈彻;J.A.基特尔 -专利权人：三星电子株式会社
申请日： 2020-02-28 - 公布日： 2020-09-08 - 主分类号： G11C11/16 文献下载
摘要：一种非易失性数据保持电路包括：互补锁存器，被配置为当处于写入模式时，生成并存储对应于输入信号的互补非易失性自旋状态，并且当处于读取模式时，同时生成对应于互补非易失性自旋状态的第一充电电流信号和第二充电电流信号；以及差分放大器，耦合到互补锁存器，并被配置为基于第一充电电流信号和第二充电电流信号来生成输出信号。
数据保持电路数据处理系统写入充电状态方法

[发明专利]非易失性T触发器电路-CN201510143682.6在审
发明人：郑尖;曾志刚;温世平;曹明富;赵俊峰 -专利权人：华为技术有限公司
申请日： 2015-03-30 - 公布日： 2016-11-23 - 主分类号： H03K3/037 文献下载
摘要：本发明实施例提供了一种非易失性T触发器电路，涉及集成电路领域，所述电路包括：反相锁存模块、忆阻器选通模块、定值电阻以及电源输入端口；所述忆阻器选通模块中包含两个忆阻器；所述反相锁存模块和所述忆阻器选通模块并联；所述定值电阻的一端接地，另一端分别与所述反相锁存模块和所述忆阻器选通模块串联；所述电源输入端口分别与所述反相锁存模块和所述忆阻器选通模块相连。本发明通过使用反相锁存模块和忆阻器选通模块并联后，串联定值电阻和电源，利用控制信号T来控制输出信号Q的状态，从而达到非易失性T触发器的效果，达到提高非易失性T触发器性能的效果。
非易失性触发器电路

[发明专利]非易失性锁存电路和逻辑电路，以及使用其的半导体器件-CN201080052404.5有效
发明人：加藤清;小山润 -专利权人：株式会社半导体能源研究所
申请日： 2010-10-29 - 公布日： 2012-09-12 - 主分类号： H01L27/105 文献下载
摘要：为了提供新颖的非易失性锁存电路和使用该非易失性锁存电路的半导体器件，非易失性锁存电路包括：具有环形结构的锁存部分，其中第一元件的输出电连接至第二元件的输入，且第二元件的输出电连接至第一元件的输入；以及用于保持该锁存部分的数据的数据保持部分此外，包括了电连接至晶体管的源电极或漏电极的反相器。使用该晶体管，被保持在锁存部分中的数据可被写入反相器的栅极电容器或被独立提供的电容器。
非易失性锁存电路逻辑电路以及使用半导体器件

[发明专利]非易失性存内计算芯片及其运算控制方法-CN201910713399.0有效
发明人：康旺;张和;潘彪;赵巍胜 -专利权人：北京航空航天大学
申请日： 2019-08-02 - 公布日： 2022-03-04 - 主分类号： G06F9/30 文献下载
摘要：本发明提供一种非易失性存内计算芯片及其运算控制方法，该非易失性存内计算芯片包括：缓存模块，用于缓存数据；非易失性存内计算模块，连接该缓存模块，用于对该缓存模块发送的数据执行运算；后处理模块，连接该非易失性存内计算模块，用于对该非易失性存内计算模块的运算结果进行后处理；其中，该非易失性存内计算模块包括：非易失性存储单元阵列、连接该非易失性存储单元阵列的行列译码器、连接该非易失性存储单元阵列的读写电路。其中，通过上述非易失性存内计算芯片配合运算控制方法，基于存算一体技术实现乘积累加运算和二值神经网络运算，不需要在存储器与处理器之间传输数据，降低功耗与时延。
非易失性存内计算芯片及其运算控制方法

[发明专利]非易失性存储装置-CN201710547418.8有效
发明人：朴相元;全秀昶;沈烔教 -专利权人：三星电子株式会社
申请日： 2017-07-06 - 公布日： 2021-11-09 - 主分类号： G11C16/10 文献下载
摘要：提供了一种非易失性存储装置，所述非易失性存储装置包括单元串，单元串具有连接到一条位线的多个存储单元。页缓冲器经由感测节点连接到位线并经由位线连接到单元串。页缓冲器包括用于存储位线设定信息的第一锁存器和用于存储强制信息的第二锁存器。第一锁存器被构造为将位线设定信息输出到感测节点，第二锁存器被构造为独立于第一锁存器将强制信息输出到感测节点。
非易失性存储装置

[发明专利]每易失性位具有单个非易失性位的非易失性静态随机存取存储器架构-CN201910666249.9在审
发明人： F·塔耶特;M·巴蒂斯塔 -专利权人：意法半导体(鲁塞)公司
申请日： 2019-07-23 - 公布日： 2020-02-11 - 主分类号： G11C11/412 文献下载
摘要：本公开的各实施例涉及每易失性位具有单个非易失性位的非易失性静态随机存取存储器架构。非易失性静态随机存取存储器(NVSRAM)单元包括SRAM单元和单个EEPROM单元。电源锁存器生成用于SRAM单元的电源信号。控制栅极锁存器生成控制栅极信号，控制栅极锁存器在擦除信号和电源信号都处于逻辑高时置位，或者在编程信号和电源信号的补信号都处于逻辑高时置位，并且在读取信号处于逻辑高时复位。
电源信号非易失性静态随机存取存储器读取信号控制栅极栅极信号耦合锁存器置位编程信号擦除信号接收控制控制端子生成控制重新加载字线信号电源锁易失性耦合到复位存器架构

[发明专利]一种具有非易失性锁存功能的多通道数据缓冲接口芯片-CN201310426698.9有效
发明人：钱正洪;白茹;朱华辰 -专利权人：杭州电子科技大学
申请日： 2013-09-17 - 公布日： 2014-01-22 - 主分类号： G05B19/042 文献下载
摘要：本发明涉及一种具有非易失性锁存功能的多通道数据缓冲接口芯片。目前的芯片在掉电时将丢失所存储的信息，不利于掉电后系统的恢复，还可能引起系统的错误。本发明中的每一个数据通道由信号输入端、非易失性磁锁存隔离耦合单元和三态门数据输出端组成，其中非易失性磁锁存隔离耦合单元包括磁场信号产生电路和磁敏感存储单元，磁场信号产生电路和磁敏感存储单元由绝缘间隔层电气隔离本发明不仅具有体积小、速度快的特性，而且兼具非易失性的锁存功能和数据隔离耦合功能。
一种具有非易失性锁存功能通道数据缓冲接口芯片

[发明专利]非易失性锁存电路和逻辑电路以及使用它们的半导体器件-CN201510101702.3在审
发明人：加藤清;小山润 -专利权人：株式会社半导体能源研究所
申请日： 2010-11-24 - 公布日： 2015-06-10 - 主分类号： G11C14/00 文献下载
摘要：提供一种新的非易失性锁存电路以及使用非易失性锁存电路的半导体装置。锁存电路具有循环结构，其中第一元件的输出电连接至第二元件的输入，并且第二元件的输出通过第二晶体管电连接至所述第一元件的输入。使用氧化物半导体作为沟道形成区的半导体材料的晶体管用作开关元件，并且设置有电连接至晶体管的源电极或漏电极的电容器，由此锁存电路的数据能保存，并且因此能形成非易失性锁存电路。
非易失性锁存电路逻辑电路以及使用它们半导体器件

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top