专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1015060个,建议您升级VIP下载更多相关专利
  • [发明专利]存储器单元-CN201711337456.7有效
  • 刘鸿儒;游奎轩 - 联华电子股份有限公司;福建省晋华集成电路有限公司
  • 2017-12-14 - 2020-09-08 - H01L27/108
  • 本发明公开一种存储器单元,其包含有一具有弯曲栅极通道的晶体管、一埋入式位线、一字线以及一电容。具有弯曲栅极通道的晶体管,包含一第一掺杂区设置于一基底中、一第二掺杂区以及一第三掺杂区设置于基底上,其中第二掺杂区直接位于第一掺杂区上,且第三掺杂区位于第二掺杂区旁,因而构成一弯曲栅极通道。埋入式位线设置于第一掺杂区下方。字线覆盖第二掺杂区。电容设置于具有弯曲栅极通道的晶体管上方且电连接第三掺杂区。本发明另提供一种存储器单元,其具有垂直栅极通道的晶体管,且此垂直栅极通道具有向下的电流。
  • 存储器单元
  • [发明专利]增强型高电子迁移率晶体管结构-CN201610235990.6有效
  • 黄彦纶;孙健仁;李依晴;徐文庆 - 环球晶圆股份有限公司
  • 2016-04-15 - 2019-03-22 - H01L29/778
  • 一种增强型高电子迁移率晶体管结构,包含通道层、阻障层、接面层、栅极、源极、及漏极。通道层为第一III‑V族半导体,位于基板上。阻障层为第二III‑V族半导体,设置于通道层之上。阻障层包含第一掺杂区、调整掺杂区及第二掺杂区,第一掺杂区及第二掺杂区为n型第二III‑V族半导体、调整掺杂区包含p型第二III‑V族半导体,第一掺杂区及第二掺杂区位于调整掺杂区两侧,接面层位于调整掺杂区之上,为一P型第三III‑V族半导体,且掺杂量高于调整掺杂区,又调整掺杂区邻近接面层的区域的掺杂浓度高于接近通道层的区域的掺杂浓度。
  • 增强电子迁移率晶体管结构
  • [实用新型]通道瞬态电压抑制器-CN201620417745.2有效
  • 周源;唐晓琦;巨长胜 - 北京燕东微电子有限公司
  • 2016-05-10 - 2016-09-21 - H01L27/02
  • 公开了单通道瞬态电压抑制器。所述单通道瞬态电压抑制器包括半导体衬底;位于所述半导体衬底中的第一掺杂区;位于所述半导体衬底上的外延层;从所述外延层表面延伸到所述半导体衬底中的导电通道;位于所述外延层中的第二掺杂区;以及位于所述第二掺杂区中的第三掺杂区所述单通道瞬态电压抑制器包括穿通二极管,所述第一掺杂区、所述第二掺杂区以及所述第三掺杂区分别作为所述穿通二极管的集电区、基区和发射区,所述导电通道与所述半导体衬底接触,且与所述第一掺杂区和所述外延层中的至少一个接触,所述第二掺杂区位于所述第一掺杂区上方且与所述导电通道分隔开。该单通道瞬态电压抑制器采用穿通二极管降低工作电压,从而提高大功率下的静电释放能力。
  • 通道瞬态电压抑制器
  • [发明专利]薄膜晶体管-CN200510098566.3有效
  • 施智仁;方俊雄;邓德华;吕佳谦 - 中华映管股份有限公司
  • 2005-09-02 - 2007-03-07 - H01L29/786
  • 一种薄膜晶体管,包括基底、栅绝缘层、双栅极结构以及第一、第二浅掺杂区。其中,基底包括分别设置于基底的相对两侧的源极区与漏极区、位于源极区及漏极区之间的重掺杂区、位于重掺杂区及源极区之间的第一通道区以及位于重掺杂区及漏极区之间的第二通道区。栅绝缘层覆盖基底,而双栅极结构包括分别设置于第一通道区以及第二通道区上方之栅绝缘层上的第一栅极以及第二栅极。另外,第一浅掺杂区设置于第二通道区及重掺杂区之间,而第二浅掺杂区设置于第二通道区与漏极区之间,且第二浅掺杂区之长度大于第一浅掺杂区之长度。
  • 薄膜晶体管
  • [发明专利]半导体结构及其制造方法-CN202210672429.X在审
  • 温文莹 - 新唐科技股份有限公司
  • 2022-06-15 - 2023-07-11 - H01L29/778
  • 本申请公开一种半导体结构及其制造方法,其中,所述半导体结构包含基板及通道层,通道层设置于基板之上。通道层具有第一掺杂区与第二掺杂区。第二掺杂区的一部分嵌入第一掺杂区,且第一掺杂区的掺杂类型与第二掺杂区的掺杂类型相反。所述半导体结构也包含阻障层,阻障层设置于通道层之上。栅极设置于第二掺杂区之上,且源极与漏极分别设置于栅极的两侧。本发明可以提高半导体结构整体的电性能。
  • 半导体结构及其制造方法
  • [发明专利]半导体结构和半导体结构的形成方法-CN202110336238.1在审
  • 张魁;李新;应战 - 长鑫存储技术有限公司
  • 2021-03-29 - 2022-10-04 - H01L27/092
  • 本申请实施例提供一种半导体结构和半导体结构的形成方法,其中,半导体结构,包括:基底,以及导电通道结构,导电通道结构包括:第一导电通道层包括第一导电沟道以及位于第一导电沟道两端的第一掺杂区和第二掺杂区;第二导电通道层包括第二导电沟道以及位于第二导电沟道两端的第三掺杂区和第四掺杂区;导电缓冲层用于降低第一掺杂区和第三掺杂区之间的电干扰;第一导电层,位于基底上,并与第二掺杂区相接触;第二导电层,嵌套设置在导电通道结构上,且与第一掺杂区和第三掺杂区相接触;栅极结构,环绕第一导电沟道和第二导电沟道设置
  • 半导体结构形成方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top