“高阻型”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5627755个，建议您升级VIP下载更多相关专利

[实用新型]电子书触控板传感器用光电二极管-CN201721880634.6有效
发明人：崔峰敏 -专利权人：傲迪特半导体（南京）有限公司
申请日： 2017-12-28 - 公布日： 2018-11-27 - 主分类号： H01L31/06 文献下载
摘要：一种电子书触控板传感器用光电二极管，低掺杂的N型高阻硅衬底上设有高掺杂P型硅层，形成PN结，低掺杂的N型高阻硅衬底外环为高掺杂N型硅环，所述N型高阻硅衬底、高掺杂P型硅层和高掺杂N型硅层上有碳纳米层，所述高掺杂P型硅层和高掺杂N型硅环间的低掺杂N型高阻硅衬底向外凸起形成低掺杂外延硅层，所述碳纳米层上有圆角正方形状接触孔，接触孔内沉积金属Al作为阳极，N型高阻硅衬底的背面沉积Cr/Au混合金属作为阴极。本实用新型的二极管尺寸小，寿命长，灵敏度高，适用于电子书触控板传感器。
高掺杂衬底低掺杂触控板传感器光电二极管接触孔碳纳米阴极本实用新型圆角正方形二极管沉积金属混合金属外延硅层阳极灵敏度外凸起沉积背面

[实用新型]一种易撕型高阻安全复合包装膜-CN201620171068.0有效
发明人：范道钱;范传龙 -专利权人：安徽源洲包装材料有限公司
申请日： 2016-03-07 - 公布日： 2016-08-17 - 主分类号： B32B27/08 文献下载
摘要：本实用新型公开了一种易撕型高阻安全复合包装膜，其特征在于，所述的易撕型高阻安全复合包装膜依次设置为高聚物层一、发泡层、金属层一、高聚物层二、金属层二和阻隔层。本实用新型将易撕型高阻安全复合包装膜设置为六层结构，大大提高了易撕型高阻安全复合包装膜的质量性能，在易撕型高阻安全复合包装膜设置有两层金属层，大大增强了易撕型高阻安全复合包装膜的安全性能和阻隔性能，增强了其伸缩性
一种易撕型高阻安全复合包装

[发明专利]基于高阻硅衬底的CCD及制作方法-CN202210780998.6在审
发明人：杨洪;白雪平;黄芳;吴雪飞 -专利权人：中国电子科技集团公司第四十四研究所
申请日： 2022-07-04 - 公布日： 2022-10-04 - 主分类号： H01L27/148 文献下载
摘要：本发明涉及一种基于高阻硅衬底的CCD制作方法，包括取一P型高阻硅衬底；在非光敏区区域进行硼注入，使非光敏区区域的硼掺杂浓度高于光敏区区域，在光敏区区域和非光敏区区域之间形成硼浓度差异分布；在P型高阻硅衬底上制作本发明中，通过对非光敏区区域进行大面积硼注入设计，不仅在光敏区区域保留P型高阻硅特性，而且解决了现有技术中基于P型高阻硅衬底的CCD的耗尽层相比于常规P型低阻硅衬底的CCD更加易于扩展，易导致放大器源漏穿通、放大器直流增益特性退化等问题，改善了基于P型高阻硅衬底制作的CCD的性能。
基于高阻硅衬底 ccd 制作方法

[发明专利]一种纳秒宽谱脉冲产生装置以及产生方法-CN201811618612.1有效
发明人：丁恩燕;陆巍;吴朝阳;杨周炳;鲍向阳;张晋琪;张运俭;金晖;李春霞 -专利权人：中国工程物理研究院应用电子学研究所
申请日： 2018-12-28 - 公布日： 2023-03-31 - 主分类号： H03K3/53 文献下载
摘要：本发明公开了一种纳秒宽谱脉冲产生装置以及产生方法，包括低阻线、U1开关、高阻‑低阻组合线、U2开关、短路‑锐化开关组合线、U4开关和传输线，所述的短路‑锐化开关组合线上设置有U3开关；所述的低阻线为圆柱筒型；所述的高阻‑低阻组合线为阶梯轴型，高阻‑低阻组合线的小端靠近低阻线，高阻‑低阻组合线的大端直径小于低阻线的直径，高阻‑低阻组合线内筒的大端内设置有圆柱孔；所述的短路‑锐化开关组合线为直径小于高阻‑低阻组合线大端的圆柱筒型本发明的有益效果是：本发明能够产生高功率、高中心频率的纳秒宽谱脉冲，满足宽谱源在大范围、远距离、产生大能量、高功率所需的要求。
一种纳秒宽谱脉冲产生装置以及方法

[发明专利]钳位二极管及其版图结构和其制造方法-CN201210441977.8在审
发明人：仲志华;祝奕琳 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2012-11-07 - 公布日： 2014-05-21 - 主分类号： H01L29/861 文献下载
摘要：本发明公开了一种钳位二极管，包括：P型衬底上的N型阱区，N型阱区上部的P型高阻区，P型高阻区之间具有P型低阻区，P型高阻区的外侧具有绝缘区，位于P型高阻区同侧的两个绝缘区之间具有N+掺杂区，与P型高阻区相邻的绝缘区上具有多晶硅层，P型低阻区和N+掺杂区上具有金属硅化物；P型高阻区和P型低阻区通过金属硅化物引出构成钳位二极管的阳极；N+掺杂区通过金属硅化物引出构成钳位二极管的阴极；多晶硅层与阳极引出端短接。
二极管及其版图结构制造方法

[实用新型]一种微型硅光电二极管-CN201520974428.6有效
发明人：崔峰敏 -专利权人：傲迪特半导体（南京）有限公司
申请日： 2015-12-01 - 公布日： 2016-07-06 - 主分类号： H01L31/103 文献下载
摘要：一种微型硅光电二极管，硅晶片尺寸为0.5mm×0.3mm，有源区面积0.43mm×0.23mm，厚度为280±10μm，低掺杂的N型高阻硅衬底上设有高掺杂P型硅层，形成PN结，低掺杂的N型高阻硅衬底外环为高掺杂N型硅环，所述N型高阻硅衬底、高掺杂P型硅层和高掺杂N型硅环上有氮化硅钝化薄膜，所述高掺杂P型硅层和高掺杂N型硅环间的低掺杂N型高阻硅衬底向外凸起形成低掺杂外延硅层，所述氮化硅钝化薄膜上有圆角正方形状接触孔，所述接触孔内沉积金属Al作为阳极，N型高阻硅衬底的背面沉积金属Au作为阴极。本实用新型尺寸小，灵敏度高，可应用于光通信、激光二极管功率控制等领域。
一种微型光电二极管

[发明专利]低温度系数多晶硅电阻的制造方法-CN201410604403.7有效
发明人：袁苑;陈瑜 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2014-10-30 - 公布日： 2015-01-28 - 主分类号： H01L21/70 文献下载
摘要：本发明公开了一种低温度系数多晶硅电阻的制造方法，步骤包括：1)硅衬底上生长多晶硅膜；2)P型低浓度掺杂；3)高阻多晶硅的光刻曝光显影，在高阻多晶硅以外区域进行N型掺杂；4)去除光刻胶，沉积氮化硅膜；5)一次刻蚀形成N型多晶硅和高阻多晶硅；6)浅掺杂漏注入，生长氮化硅，刻蚀掉字线上和高阻多晶硅上的氮化硅；7)对源漏和部分高阻多晶硅进行P型重掺杂，形成P型源漏和P型多晶硅。该方法通过互掺杂，在光刻版最少的情况下，在低温度系数多晶硅电阻的制造工艺中实现了高阻多晶硅、低阻P型多晶硅和N型多晶硅的同时形成。
温度系数多晶电阻制造方法

[发明专利]一种高压DMOS器件及其制作方法-CN201911037547.8在审
发明人：李冰 -专利权人：浙江艾水科技有限公司
申请日： 2019-10-29 - 公布日： 2020-01-14 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种高压DMOS器件及其制作方法，包括p型半导体衬底，所述p型半导体衬底的正面设有n‑高阻漂移层，所述p型半导体衬底的背面设有氧化铍隔离层，所述n‑高阻漂移层的两侧设有n型外延层，所述n型外延层的高度小于n‑高阻漂移层的高度，所述n型外延层和n‑高阻漂移层之间构成P型掺杂陷阱，所述p型掺杂陷阱内设有注入沟道层，所述注入沟道层包括设置在p型掺杂陷阱内的第一扩散层，所述第一扩散层的上方设有第二扩散层，所述p型掺杂陷阱内嵌设有源极，所述n‑高阻漂移层的顶部接有漏极。
漂移层高阻扩散层陷阱衬底沟道层高压DMOS器件隔离层耐压性氧化铍漏极内嵌源极背面制作

[实用新型]一种高压DMOS器件-CN201921830824.6有效
发明人：李冰 -专利权人：浙江艾水科技有限公司
申请日： 2019-10-29 - 公布日： 2020-06-12 - 主分类号： H01L29/78 文献下载
摘要：本实用新型公开了一种高压DMOS器件，包括p型半导体衬底，所述p型半导体衬底的正面设有n‑高阻漂移层，所述p型半导体衬底的背面设有氧化铍隔离层，所述n‑高阻漂移层的两侧设有n型外延层，所述n型外延层的高度小于n‑高阻漂移层的高度，所述n型外延层和n‑高阻漂移层之间构成P型掺杂陷阱，所述p型掺杂陷阱内设有注入沟道层，所述注入沟道层包括设置在p型掺杂陷阱内的第一扩散层，所述第一扩散层的上方设有第二扩散层，所述p型掺杂陷阱内嵌设有源极，所述n‑高阻漂移层的顶部接有漏极。
一种高压 dmos 器件

[发明专利]N型特高阻硅反外延材料制备方法-CN201310235447.2有效
发明人：黄烈云;钟四成 -专利权人：中国电子科技集团公司第四十四研究所
申请日： 2013-06-14 - 公布日： 2013-09-18 - 主分类号： H01L31/18 文献下载
摘要：为解决现有技术术N型高阻硅外延材料制备方法存在的高阻外延层电阻率不能满足要求和易导致4寸或6寸晶圆的碎裂等问题，本发明提出一种N型特高阻硅反外延材料制备方法，采用高剂量掺杂技术在N型特高阻硅单晶的抛光面外延生长高浓度掺杂的外延层；采用硅快速外延技术在高掺杂外延层表面外延生长物理支撑层；采用机械减薄和化学抛光工艺将特高阻单晶层进行减薄抛光使其厚度和表面质量达到技术要求。本发明的有益技术效果是提供了一种满足小电容、快速响应特性的PIN光电二极管制备所需的4寸或6寸晶圆的N型特高阻反外延材料的制备方法，替代现有技术N型高阻单晶材料，提高器件的参数特性和成品率。
型特高阻硅反外延材料制备方法

[实用新型]一种具有掩埋P型沟槽的高压超结MOSFET-CN201620992034.8有效
发明人：白玉明;钱振华;张海涛 -专利权人：无锡同方微电子有限公司
申请日： 2016-08-30 - 公布日： 2017-02-22 - 主分类号： H01L29/78 文献下载
摘要：本实用新型公开了一种具有掩埋P型沟槽的高压超结MOSFET，属于半导体技术领域，包括低阻N型外延层，低阻N型外延层的下层设置N+衬底，低阻N型外延层顶部左、右两端均设有P柱槽，左、右两端P柱槽内均设有P柱，低阻N型外延层的上层设置高阻N型外延层，高阻N型外延层顶部的左、右两端均设置P型体区，左端P型体区与左端的P柱上下相应间隔设置，右端P型体区与右端的P柱上下相应间隔设置，高阻N型外延层的上层设置源极
一种具有掩埋沟槽高压 mosfet

[实用新型]高速低阻低速高阻型轮胎-CN201420572625.0有效
发明人：杨银明 -专利权人：建泰橡胶(深圳)有限公司
申请日： 2014-10-04 - 公布日： 2015-02-11 - 主分类号： B60C9/02 文献下载
摘要：一种高速低阻低速高阻型轮胎，由内到外依次由帘布层、功能复合材料层、胎侧层、胎面层构成，帘布层紧贴功能复合材料层和胎侧层，功能复合材料层被帘布层和胎侧层包围，胎面层紧贴胎侧层，功能复合材料层由剪切增稠胶体层和复合钢带层组成
高速低速高阻型轮胎

[发明专利]一种基于深度学习和提拉法的高阻型氧化镓的质量预测方法、制备方法及系统-CN202011642101.0在审
发明人：齐红基;陈端阳;赛青林 -专利权人：杭州富加镓业科技有限公司
申请日： 2020-12-31 - 公布日： 2021-05-18 - 主分类号： G16C20/30 文献下载
摘要：本发明公开了一种基于深度学习和提拉法的高阻型氧化镓的质量预测方法、制备方法及系统，质量预测方法包括步骤：获取提拉法制备高阻型氧化镓单晶的制备数据，所述制备数据包括籽晶数据、环境数据以及控制数据，所述环境数据包括掺杂元素类型、掺杂元素浓度；对所述制备数据进行预处理，得到预处理制备数据；将所述预处理制备数据输入训练好的神经网络模型，通过所述训练好的神经网络模型得到所述高阻型氧化镓单晶对应的预测质量数据，所述预测质量数据包括预测电阻率本发明可通过训练好的神经网络模型对高阻型氧化镓单晶的质量进行预测，因此可以调整制备数据得到预设电阻率的高阻型氧化镓单晶，使得高阻型氧化镓单晶的性能得到优化。
一种基于深度学习提拉法高阻型氧化质量预测方法制备系统

[发明专利]一种基于深度学习和导模法的高阻型氧化镓的质量预测方法、制备方法及系统-CN202011639219.8有效
发明人：齐红基;王晓亮;陈端阳;赛青林 -专利权人：杭州富加镓业科技有限公司
申请日： 2020-12-31 - 公布日： 2023-03-21 - 主分类号： G01N33/00 文献下载
摘要：本发明公开了一种基于深度学习和导模法的高阻型氧化镓的质量预测方法、制备方法及系统，质量预测方法包括步骤：获取导模法制备高阻型氧化镓单晶的制备数据，所述制备数据包括籽晶数据、环境数据以及控制数据，所述控制数据包括掺杂元素浓度、掺杂元素类型；对所述制备数据进行预处理，得到预处理制备数据；将所述预处理制备数据输入训练好的神经网络模型，通过所述训练好的神经网络模型得到所述高阻型氧化镓单晶对应的预测质量数据，所述预测质量数据包括预测电阻率本发明可通过训练好的神经网络模型对高阻型氧化镓单晶的质量进行预测，因此可以调整制备数据得到需要的高阻型氧化镓单晶的性能，使得高阻型氧化镓单晶的性能得到优化。
一种基于深度学习导模法高阻型氧化质量预测方法制备系统

[发明专利]半导体结构及其制造方法-CN201880096940.1在审
发明人：程凯 -专利权人：苏州晶湛半导体有限公司
申请日： 2018-10-30 - 公布日： 2021-06-01 - 主分类号： H01L27/14 文献下载
摘要：本申请提供了一种半导体结构及其制造方法，该半导体结构包括高阻硅衬底，位于高阻硅衬底上的化合物层，通过对高阻硅衬底进行局部n型离子注入、局部n型离子扩散、选区外延生长等方式，使高阻硅衬底上部形成多个n型半导体区域，消除由于化合物层中的Al、Ga原子在高阻硅衬底上部的扩散而形成的p型半导体导电区域，从而大大降低由于导电衬底带来的寄生电容，并且可以提高高阻硅衬底在高温条件下的电阻率，进而提高整个半导体结构所构成微波器件的效率和射频特性
半导体结构及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条