“高掺杂区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4103750个，建议您升级VIP下载更多相关专利

[发明专利]一种超结结构的碳化硅DSRD器件及脉冲功率发生器-CN201810330360.6在审
发明人：梁琳;谈国强;颜小雪 -专利权人：华中科技大学
申请日： 2018-04-13 - 公布日： 2018-09-25 - 主分类号： H01L29/861 文献下载
摘要：本发明公开一种超结结构的碳化硅DSRD器件及脉冲功率发生器，包括：金属化阳极、高掺杂P+区、Pbase区、多个柱形高掺杂P区、多个柱形高掺杂N区、N+型衬底以及金属化阴极；金属化阴极位于N+型衬底下表面；多个柱形高掺杂P区和多个柱形高掺杂N区位于N+型衬底上表面，且柱形高掺杂P区和柱形高掺杂N区交替排布，柱形高掺杂P区位于柱形高掺杂N区的两侧，并与柱形高掺杂N区形成超结结构；Pbase区位于多个柱形高掺杂P区和多个柱形高掺杂N区的上表面，高掺杂P+区位于Pbase区的正上方，并与Pbase区接触，高掺杂P+区的上表面与金属化阳极接触。
高掺杂柱形脉冲功率发生器超结结构金属化阳极金属化阴极上表面碳化硅衬底上表面衬底下表面工作频率交替排布输出电压输出效率衬底重复

[发明专利]静电放电保护装置、电路及其制作方法-CN201710616644.7有效
发明人：洪慈忆;陈信良 -专利权人：旺宏电子股份有限公司
申请日： 2017-07-26 - 公布日： 2020-06-30 - 主分类号： H01L27/02 文献下载
摘要：其中，静电放电保护装置包括：第一掺杂剂类型的基础阱，位于基底上；第一掺杂剂类型的第一阱，位于基础阱中；第二掺杂剂类型的第二阱，位于基础阱中；第一掺杂剂类型的第一高掺杂区及第二掺杂剂类型的第二高掺杂区，位于第一阱中；第二掺杂剂类型的第三高掺杂区，位于第二阱中；以及第一掺杂剂类型的第四高掺杂区，位于第三高掺杂区中。第一高掺杂区与第二高掺杂区耦合至第一电压端子，且第三高掺杂区及第四高掺杂区耦合至第二电压端子。
静电放电保护装置电路及其制作方法

[发明专利]半导体元件及其制造方法-CN88107880.8在审
发明人：克里斯琴·C·阿巴斯;彼得·罗格威勒 -专利权人： BBC勃朗·勃威力有限公司
申请日： 1988-10-15 - 公布日： 1989-07-26 - 主分类号： H01L29/06 文献下载
摘要：在一个半导体元件中，由从半导体基片(1)的主面(2)渗入的横向限定的高掺杂区(3)和包围高掺杂区的低掺杂区构成的pn结，pn结在半导体基片(1)的主面(2)上，在高掺杂区(3)的边缘露出。高掺杂区(3)的边缘由保护区(6b)构成，其掺杂浓度以与主面(2)平行的方向以高掺杂区(3)对着pn结慢慢降低。由于邻近高掺杂区(3)的保护区(6b)有最大的渗入深度，并且保护区(6b)的最大渗入深度大于邻近的高掺杂区(3)的渗入深度，所以避免了pn结的表面击穿。
半导体元件及其制造方法

[发明专利]半导体结构及其形成方法-CN201710131189.1在审
发明人：王彦;张城龙;张海洋 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-03-07 - 公布日： 2018-09-25 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种半导体结构及其形成方法，其中，所述形成方法包括：提供基底，所述基底包括掺杂结构，所述基底上具有介质层，所述介质层中具有器件接触孔，所述器件接触孔暴露出所述掺杂结构；在所述掺杂结构表面形成高掺杂区，所述高掺杂区中具有第一掺杂离子；在所述器件接触孔中形成器件插塞，所述器件插塞与所述高掺杂区形成欧姆接触。高掺杂区的形成不需要使进行非晶化，因此，形成所述高掺杂区的过程不容易损伤所述高掺杂区下方的掺杂结构。
高掺杂区接触孔掺杂基底半导体结构介质层插塞掺杂离子结构表面欧姆接触非晶化损伤暴露

[发明专利]一种MOSFET器件及其制造方法-CN202310476793.3在审
发明人：张诚阳;孙晓儒;徐栋 -专利权人：普瑞（无锡）半导体有限公司
申请日： 2023-04-28 - 公布日： 2023-07-25 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种MOSFET器件，包括：基底，基底包括衬底层和衬底层之上的外延区，位于衬底层之下的背面金属层；位于外延区之上两个第一沟槽，每个第一沟槽内均填充柱区，位于柱区上侧设置两个第二沟槽，第二沟槽内填充掺杂区；位于每个掺杂区内的高掺杂区，高掺杂区、掺杂区和柱区的掺杂状态相同，高掺杂区、掺杂区和柱区与外延区的掺杂离子导电类型相反；位于高掺杂区两侧的两个有源区，有源区与外延区的掺杂状态相同；位于外延区之上的栅氧化层本发明通过设置三个不同浓度的P型掺杂区，并根据不同的结构层调整连接孔孔径，增加接触面积，增强器件的电流性能。
一种 mosfet 器件及其制造方法

[实用新型]采用后制绒工艺的太阳能电池-CN200820207825.0无效
发明人：汪钉崇;夏庆峰 -专利权人：常州天合光能有限公司
申请日： 2008-07-31 - 公布日： 2009-05-06 - 主分类号： H01L31/042 文献下载
摘要：它包括硅片，硅片表面下通过扩散工艺形成的高掺杂区和低掺杂区，将通过扩散工艺形成的高掺杂区和低掺杂区的上层作为制绒层，在高掺杂区和低掺杂区内的制绒层制绒以形成绒层。在理想状态，高掺杂区的截面形状应该是上下宽度一致的，但是在实际生产中，高掺杂区的截面上宽下窄呈现漏斗状，为此在扩散完成后，进行制绒，在制绒过程中，会使高掺杂区一薄层被去除，相应的高掺杂区的厚度降低，高掺杂区的截面此时更接近于上下宽度一致的理性状态
采用后制绒工艺太阳能电池

[发明专利]高电压半导体装置-CN201810161000.8有效
发明人：金宁培 -专利权人：启方半导体有限公司
申请日： 2018-02-26 - 公布日： 2023-03-21 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种高电压半导体装置。所述高电压半导体装置包括第一区、第二区和互连区。第一区包括横向扩散金属氧化物半导体(LDMOS)装置。LDMOS装置包括：N型高浓度源极区；P型高浓度拾取区，其中，N型高浓度源极区和P型高浓度拾取区形成在P型第一主体区中；漏极区；P型掩埋掺杂层，形成在绝缘层的底表面下面。第二区包括：第二主体区；P型第一高掺杂区和P型第二高掺杂区，其中，P型第一高掺杂区和P型第二高掺杂区形成在第二主体区中；N型第三高掺杂区；第二掩埋掺杂区。互连区将第一区连接到第二区。
电压半导体装置

[发明专利]带反向放大作用的吸收二极管器件结构及制造方法-CN202210697050.4有效
发明人：许柏松;徐占勤;任艳炯;陈烨;赵飞;任晓塍;李泽炎 -专利权人：江苏新顺微电子股份有限公司
申请日： 2022-06-20 - 公布日： 2023-09-26 - 主分类号： H01L29/861 文献下载
摘要：带反向放大作用的吸收二极管器件结构，包括重型掺磷衬底，重型掺磷衬底上方设有高阻区，高阻区的中间靠近外部区域开环形槽，环形槽作为形成结终端延伸区的终端区窗口；高阻区还开设有窄环形窗口，终端区窗口的内侧与窄环形窗口相邻设置；窄环形窗口填充有P形填充层；高阻区的正中间开设有P形掺杂区窗口，P形掺杂区窗口形成P型掺杂区；窄环形窗口与P型掺杂区存有间隙；P型掺杂区的内部以及高阻区的边缘开设N形掺杂区窗口，形成有源区N+型掺杂区和终端保护区；还包括短接P型掺杂区与N+型掺杂区的上层金属层，上层金属层覆盖在高阻区的上方。
反向放大作用吸收二极管器件结构制造方法

[发明专利]带双扩散的条形栅隧穿场效应晶体管及其制备方法-CN201210501691.4有效
发明人：黄如;黄芊芊;邱颖鑫;詹瞻;王阳元 -专利权人：北京大学
申请日： 2012-11-29 - 公布日： 2013-03-20 - 主分类号： H01L29/78 文献下载
摘要：该隧穿场效应晶体管包括一个半导体衬底、一个高掺杂源区、一个高掺杂漏区、一个双扩散源区、一个栅介质层和一个控制栅，所述控制栅为栅长大于栅宽的条形结构，控制栅的一侧与高掺杂漏区连接，控制栅的另一侧向高掺杂源区横向延伸，位于控制栅下的区域为沟道区，该控制栅的栅宽小于2倍的源耗尽层宽度，双扩散源区和高掺杂源区的掺杂区域一致，双扩散源区和高掺杂漏区的掺杂类型一致，位于高掺杂源区部分的控制栅下的沟道区有双扩散源掺杂杂质。
扩散条形栅隧穿场效应晶体管及其制备方法

[发明专利]一种新型的高压VDMOS器件及其制备方法-CN202110336336.5在审
发明人：陈利 -专利权人：厦门芯一代集成电路有限公司
申请日： 2021-03-29 - 公布日： 2021-05-18 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种新型的高压VDMOS器件及其制备方法，其包括：N型重掺杂衬底，N型轻掺杂缓冲区，P型阱区，N型重掺杂源极区，P型重掺杂源极区，NISI源极区，高K绝缘层，栅极多晶硅区，NISI漏极区，栅极电极，源极电极和漏极电极；NISI漏极区设在N型重掺杂衬底下表面，NISI漏极区下表面形成漏极电极，N型重掺杂衬底上设有N型轻掺杂缓冲区，N型轻掺杂缓冲区上设有两个P型阱区，P型阱区上设有N型重掺杂源极区和P型重掺杂源极区，N型重掺杂源极区和P型重掺杂源极区上表面设有NISI源极区，P型阱区和N型轻掺杂缓冲区上设有高K绝缘层，高K绝缘层上设有栅极多晶硅区，栅极多晶硅区上设有栅极电极，N型重掺杂源极区和P型重掺杂源区上设有源极电极
一种新型高压 vdmos 器件及其制备方法

[发明专利]一种高带宽高响应度的锗硅光电探测器-CN201911357237.4有效
发明人：陈代高;肖希;王磊;张宇光;胡晓;余少华 -专利权人：武汉邮电科学研究院有限公司;武汉光谷信息光电子创新中心有限公司
申请日： 2019-12-25 - 公布日： 2021-06-29 - 主分类号： H01L31/0352 文献下载
摘要：本发明公开了一种高带宽高响应度的锗硅光电探测器，涉及光电探测技术领域，包括硅波导、硅衬底、轻掺杂硅区、重掺杂硅区、锗吸收区、外延硅区、外延硅掺杂区、第一电极和第二电极；硅波导用于传播入射光；硅衬底用于接收硅波导传播的入射光；轻掺杂硅区设于硅衬底中；重掺杂硅区设于轻掺杂硅区中；锗吸收区设于轻掺杂硅区上，且锗吸收区包括远离硅波导的第一部分，第一部分在轻掺杂硅区上的投影面为圆弧状；外延硅区环绕并覆盖于锗吸收区上；外延硅掺杂区覆盖于锗吸收区的顶部；第一电极设于重掺杂硅区上，且形状与重掺杂硅区匹配；第二电极设于外延硅掺杂区上。本发明提供的锗硅光电探测器，具有高响应度和较高带宽。
一种带宽响应光电探测器

[发明专利]半导体结构-CN200810212304.9有效
发明人：姚智文;蒋柏煜;蔡俊琳;黄宗义 -专利权人：台湾积体电路制造股份有限公司
申请日： 2008-09-05 - 公布日： 2009-10-21 - 主分类号： H01L29/78 文献下载
摘要：本发明是有关于一种半导体结构，其包括：一半导体基材；一第一高电压掺杂井区，位于该半导体基材上，具有一第一电性；一第二高电压掺杂井区，位于该半导体基材上，具有与该第一电性相反的一第二电性，并横向地邻接该第一高电压掺杂井区；一栅介电层，从该第一高电压掺杂井区上方延伸至该第二高电压掺杂井区上方；一栅极，位于该栅介电层上方；一漏极区，位于该第二高电压掺杂井区之中；一源极区，位于该栅介电层的一侧，与该漏极区反向相对；及一深掺杂p型井区，位于该第二高电压掺杂井区下方，具有该第一电性，其中该深掺杂p型井区实质上并未直接地形成在该漏极区的正下方。
半导体结构

[发明专利]用于静电放电保护电路的高电压元件及高电压元件-CN200410069174.X无效
发明人：张智毅;冼立人 -专利权人：联咏科技股份有限公司
申请日： 2004-07-05 - 公布日： 2006-01-11 - 主分类号： H01L23/60 文献下载
摘要：本发明是关于一种用于静电放电保护电路的高电压元件及高电压元件。该用于静电放电保护电路的高电压元件，包括：第一型磊晶硅层，配置在第一型基底中；第一型井区，配置在第一型磊晶硅层中；第二型井区，配置在第一型磊晶硅层中，且第二型井区由一淡掺杂区与一浓掺杂区所构成，其中淡掺杂区与第一型井区邻接，而浓掺杂区位于部分的第一型井区与淡掺杂区的下方；闸极堆叠结构，配置在部分第一型井区与淡掺杂区上；第二型第一掺杂区与第二型第二掺杂区，分别配置在闸极堆叠结构两侧的淡掺杂区与第一型井区中；第一隔离结构，配置在淡掺杂区中，且位于闸极堆叠结构与第二型第一掺杂区之间；第一型掺杂区，配置在第一型井区中，且与第二型第二掺杂区邻接。
用于静电放电保护电路电压元件

[发明专利]双金属栅极晶体管的制造方法-CN201110207853.9有效
发明人：李凤莲 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-07-22 - 公布日： 2013-01-23 - 主分类号： H01L21/8238 文献下载
摘要：一种双金属栅极晶体管的制造方法，包括：提供衬底，在衬底中形成第一掺杂区和第二掺杂区，在衬底上形成覆盖所述第一掺杂区和第二掺杂区的高K介质层，在高K介质层上形成牺牲栅极；去除位于第一掺杂区上的部分牺牲栅极，露出第一掺杂区上的高K介质层，形成由高K介质层和剩余牺牲栅极围成的第一开口；在所述第一开口内形成位于第一掺杂区上的第一金属栅极；在所述第一金属栅极上形成覆盖所述第一金属栅极的阻挡层；去除位于第二掺杂区上剩余牺牲栅极，露出第二掺杂区上的高K介质层，形成由高K介质层、第一金属栅极围成的第二开口；在所述第二开口中形成第二金属栅极；去除阻挡层。
双金属栅极晶体管制造方法

[发明专利]整合转换器的半导体组件及其封装结构-CN201010509457.7有效
发明人：林伟捷 -专利权人：大中积体电路股份有限公司
申请日： 2010-10-08 - 公布日： 2012-05-09 - 主分类号： H02M3/00 文献下载
摘要：本发明公开了半导体组件，其包括一具有一第一导电类型的半导体基底、至少一高侧晶体管组件以及至少一低侧晶体管组件。高侧晶体管组件包括一具有一第二导电类型的高侧基体掺杂区、一具有第一导电类型的高侧源极掺杂区以及一具有第一导电类型的漏极掺杂区。高侧基体掺杂区设于半导体基底内，且高侧源极掺杂区与漏极掺杂区设于高侧基体掺杂区内。高侧源极掺杂区电性连接半导体基底，且半导体基底作为低侧晶体管组件的一漏极。
整合转换器半导体组件及其封装结构

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条