“静态存储单元”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2972510个，建议您升级VIP下载更多相关专利

[发明专利]突发模式读可控SRAM-CN201611002876.5有效
发明人： P·希萨拉曼;V·梅内塞斯 -专利权人：德克萨斯仪器股份有限公司
申请日： 2016-11-11 - 公布日： 2022-04-08 - 主分类号： G11C11/413 文献下载
摘要：静态随机存取存储器(SRAM)104包含布置为行和列的存储单元的阵列202，以及用于管理所述存储单元的读取的读控制器204。所述存储单元的阵列202包含对应于所述行的字线和对应于所述列的位线。所述读控制器204经配置以接收预充电信号222和字线信号224，且识别经由所述字线中的同一字线存取的存储单元的连续读取。
突发模式可控 sram

[发明专利]半导体装置、静态存储单元、半导体存储电路-CN200810096206.3无效
发明人：王屏薇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2008-04-30 - 公布日： 2008-11-05 - 主分类号： G11C11/412 文献下载
摘要：提供半导体装置、静态存储单元、半导体存储电路。由八个晶体管组成的虚拟6T SRAM单元设计包括一对交叉连接的反相器及一对通过栅晶体管，其通过衬底电性连接到各个反相器。本发明能提升读取边限和写入边限，同时不会导致单元的面积增加，由此降低此单元的最小操作电压。
半导体装置静态存储单元电路

[发明专利]预测系统-CN03133190.4无效
发明人：山中理;吉泽直人;长岩明弘 -专利权人：株式会社东芝
申请日： 2003-07-25 - 公布日： 2004-02-11 - 主分类号： G05B21/00 文献下载
摘要：一预测系统包括用于预测一预测对象的预测模型形成单元1，它包括具有多个参数的预测模型；用于存储多个参数值的参数值存储单元2；和用于存储时间序列输入和输出数据的输入－和－输出数据存储装置。一静态参数识别装置根据固定输入和输出数据决定限制条件以施加于参数。一动态参数识别装置在一范围内决定参数值，该范围满足由静态参数识别装置根据存储于输入－和－输出数据存储装置的非固定输入和输出数据决定的限制条件，并发送参数值到参数存储装置。
预测系统

[发明专利]一种具有高稳定性和低静态功耗的SRAM存储单元电路-CN201810597670.4有效
发明人：贺雅娟;张九柏;吴晓清;张波 -专利权人：电子科技大学
申请日： 2018-06-12 - 公布日： 2021-10-26 - 主分类号： G11C11/412 文献下载
摘要：一种具有高稳定性和低静态功耗的SRAM存储单元电路，属于集成电路技术领域。本发明提出了一种10T结构的SRAM存储单元电路，结合基于该电路的读写方式，能够使得本发明具有高的读噪声容限和写裕度；由于本发明中只有一条位线，且本发明的结构中第一NMOS管和第三NMOS管堆叠成一个下拉通路，第二PMOS管和第四PMOS管堆叠成一个上拉通路，减小了本发明中的漏电流，从而减小了本发明的静态功耗；同时本发明能够解决半选问题，在用于位交错阵列结构时能够改善存储器软错误率问题。
一种具有稳定性静态功耗 sram 存储单元电路

[实用新型]一种动态支付二维码生成设备-CN201820166435.7有效
发明人：张伟;张亦扬;佘桂馥;樊旭川;徐翔 -专利权人：武汉矽感科技有限公司
申请日： 2018-01-31 - 公布日： 2018-11-02 - 主分类号： G06K19/06 文献下载
摘要：本实用新型涉及一种动态支付二维码生成设备，包括控制单元、通讯单元、存储单元、定位单元、RTC单元、加密单元、显示单元和电源单元；控制单元分别与通讯单元、存储单元、定位单元、RTC单元、加密单元和显示单元电连接；电源单元分别与控制单元、通讯单元、存储单元、定位单元、RTC单元、加密单元和显示单元电连接。通过此动态支付二维码生成设备即时生成支付二维码，其具有动态性，限制了此支付二维码的生存时间与生存空间；且其中除包含商家信息外，还包含设备标识ID、及支付的时间和地理坐标，利于对此支付二维码的真伪性进行识别；进而有效避免现有的静态支付二维码可携带非法链接或程序代码的弊端
二维码存储单元定位单元加密单元生成设备通讯单元电源单元电连接本实用新型程序代码地理坐标商家信息设备标识生存空间动态性可携带真伪性链接非法

[发明专利]一种新型的STT-MRAM缓存设计方法-CN201410072210.1有效
发明人：成元庆;郭玮;赵巍胜;张有光 -专利权人：北京航空航天大学
申请日： 2014-02-28 - 公布日： 2014-05-21 - 主分类号： G06F12/08 文献下载
摘要：本发明利用MTJ尺寸与写入电流和写入能耗的关系，设计了一种新型的STT-MRARM缓存结构，分别用不同尺寸的MTJ存储单元实现L1Cache和L2Cache。与只用一种尺寸的MTJ存储单元相比，降低了写入能耗，提升了性能。与SRAM和STT-MRAM混合的结构相比，显著降低了静态功耗。由于L1Cache是用小尺寸的MTJ存储单元构成，面积更小，存储密度更高，Cache的缺失率（missrate)显著低于SRAM Cache，提高了访存性能。
一种新型 stt mram 缓存设计方法

[发明专利]具备静态型存储单元的半导体存储装置-CN200710142314.5有效
发明人：薮内诚;新居浩二 -专利权人：株式会社瑞萨科技
申请日： 2007-08-10 - 公布日： 2008-05-14 - 主分类号： G11C11/408 文献下载
摘要：一种具备静态型存储单元的半导体存储装置，其中，在字线驱动器的电源节点上设置使电源电压(VDDR)降压的驱动器电源电路(10)。该下拉电路包含：其阈值特性与存储单元晶体管相同的将驱动器电源节点的电压电平下拉的下拉晶体管(21)；以及至少调整该下拉晶体管(21)的栅电压的栅极控制电路(30)。该栅极控制电路与存储单元晶体管的阈值电压变化联动地校正该下拉晶体管的栅极电位。
具备静态存储单元半导体装置

[发明专利]静态随机存取存储器的输出装置-CN200410006656.0有效
发明人：黄超圣 -专利权人：威盛电子股份有限公司
申请日： 2004-02-25 - 公布日： 2005-08-31 - 主分类号： G11C11/413 文献下载
摘要：本发明是提出静态随机存取存储器的输出装置主要包括一预充电电路、一充放电路径电路、一电压保持电路及一输出反相电路。预充电电路耦合至复数个存储单元的共同输出端，其内部并具有一预充点，至少一传输闸耦合至该共同输出端及该预充点，当欲读取该复数个存储单元其中之一时，对该预充点进行预先充电至一高电位，传输闸的闸极连接至一高电位，当在进行预先充电时，使得该共同输出端的电位只能被充至(Vdd－V_T)，使该共同输出端电位会更快被下拉至低电位，而提高存储单元的读取速度。
静态随机存取存储器输出装置

[发明专利]写辅助电路、静态随机存取存储器及其操作方法-CN202310742181.4有效
发明人：朱家国;周戬 -专利权人：苏州宽温电子科技有限公司
申请日： 2023-06-21 - 公布日： 2023-09-01 - 主分类号： G11C11/417 文献下载
摘要：本发明涉及一种写辅助电路、静态随机存取存储器及其操作方法，写辅助电路包括电压跟踪电路和功率控制电路，电压跟踪电路基于外部时钟信号而参考两个定时延迟信号确定写使能信号的脉宽，其中，两个定时延迟信号分别由电源电压和外围电路电源电压供电；功率控制电路响应于所述写使能信号而对存储单元内部电源电压进行放电以提供所述存储单元内部电源电压。本发明在进行宽电压设计时，自动跟踪电源电压和外围电路电源电压的变化，在保持模式和读模式下保证存储单元的稳定，并且避免在写模式下两者差距过大而导致的写操作困难的问题。
辅助电路静态随机存取存储器及其操作方法

[发明专利]一种一次可编程只读存储器及其写入方法、读出方法-CN202111501940.5在审
发明人：宋志棠;李喜;朱敏;宋三年;张国飙 -专利权人：上海新储集成电路有限公司
申请日： 2021-12-09 - 公布日： 2022-04-29 - 主分类号： G11C16/06 文献下载
摘要：本发明提供一种一次可编程只读存储器及其写入方法、读出方法，涉及集成电路技术领域，包括存储单元，存储单元包括：第一电极层、第二电极层以及介于第一电极层和第二电极层之间的单质材料层；存储单元具有第一阈值转变电压和第二阈值转变电压，第一阈值转变电压大于第二阈值转变电压；存储单元还具有第一写入电压和读电压，第一写入电压大于第一阈值转变电压；第一读出电压大于第二阈值转变电压，且第一读出电压小于第一阈值转变电压。本发明不仅具有阈值开关功能，还具有存储功能的优点，静态功耗低、结构简单、工艺要求低、可三维集成与三维微缩，适用于交叉阵列结构，尤其是高密度的三维一次可编程只读存储器。
一种一次可编程只读存储器及其写入方法读出

[发明专利]用在高密度CMOS SRAM中的叠置存储单元-CN200610173262.3有效
发明人：梁香子;赵郁来 -专利权人：三星电子株式会社
申请日： 2006-12-15 - 公布日： 2007-07-04 - 主分类号： H01L27/11 文献下载
摘要：提供了一种用在高密度静态随机存取存储器中的叠置存储单元，该叠置存储单元包括：形成在第一层中的第一和第二下拉晶体管；通过晶体管，连接在第二下拉晶体管的栅极与位线之间，并且形成在第一层中；以及形成在位于第一层之上的第二层中的第一和第二上拉晶体管采用具有单个通过晶体管的叠置存储单元结构，相比于常规六晶体管单元，减小了单元尺寸，并且可以改善通过晶体管的驱动性能。
高密度 cmos sram 中的存储单元

[发明专利]基于阻容加固的静态随机访问存储器的存储单元-CN201510142765.3在审
发明人：王静秋;陈亮;刘丽 -专利权人：中国科学院自动化研究所
申请日： 2015-03-27 - 公布日： 2015-08-19 - 主分类号： G11C11/413 文献下载
摘要：本发明提出了一种基于阻容加固的静态随机访问存储器的存储单元，包括锁存电路和位选择电路，锁存电路由两个PMOS管P1和P2、两个NMOS管N1和N2、第一阻容网络和第二阻容网络构成；位选择电路由NMOS管N5和N6组成；锁存电路形成4个存储点X1、X1B、X2、X2B，在其中一对互补数据存储点之间设置耦合电容C；相对于传统6T结构存储单元，添加了阻容网络和耦合电容，在不改变原读操作通路，在不增加明显复杂性情况下，以增加少量面积为代价，保证存储单元不发生单粒子翻转，保证数据正确。
基于加固静态随机访问存储器存储单元

[发明专利]一种基于静态存储器的FIFO存储单元-CN200910085184.5有效
发明人：尹宝林 -专利权人：北京中星微电子有限公司
申请日： 2009-06-03 - 公布日： 2009-10-28 - 主分类号： G06F5/06 文献下载
摘要：本发明披露了一种基于SRAM的FIFO存储单元。它包括：数据深度模块；指针控制模块；SRAM型存储介质，在读/写指针的控制下进行读取转移数据/存入数据的操作；第一逻辑控制模块，包括至少两个多路选择器，依据数据深度以及取存数据信号，选择在数据深度小于深度阈值的情况下输出与存数据信号对应的输入数据；在数据深度大于深度阈值的情况输出来自存储介质的转移数据；至少两个缓存器，接收来自至少两个多路选择器的输出，并进行缓存；基于多路选择器的第二逻辑控制模块，选择至少两个缓存器之一的数据输出。本发明所提供的基于静态存储器的FIFO存储单元，有利于减少存储单元操作的流水长度，并提高硬件资源的使用效能。
一种基于静态存储器 fifo 存储单元

[发明专利]静态随机存取存储单元及其制造方法-CN201010116748.X有效
发明人：杨列勇;张峰铭;杨昌达;王屏薇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-02-09 - 公布日： 2010-09-22 - 主分类号： H01L27/11 文献下载
摘要：本发明公开了一种静态随机存取存储单元及其制造方法，该单元包括：第一下拉晶体管；第一上拉晶体管；第一通道栅晶体管；第二下拉晶体管；第二上拉晶体管；第二通道栅晶体管、第一直线单元内连接物与第二直线单元内连接物第一直线单元内连接物电性耦接第一下拉晶体管、第一上拉晶体管及第一通道栅晶体管的有源区与第二下拉晶体管以及第二上拉晶体管的栅极。第二直线单元内连接物电性耦接第二下拉晶体管、第二上拉晶体管及第二通道栅晶体管的有源区及第一下拉晶体管与第一上拉晶体管的栅极。
静态随机存取存储单元及其制造方法

[发明专利]一种冗余结构静态随机存储单元-CN201310260004.9有效
发明人：潘立阳;刘雪梅;伍冬;陈虹;麦宋平 -专利权人：清华大学;清华大学深圳研究生院
申请日： 2013-06-26 - 公布日： 2013-10-23 - 主分类号： G11C11/413 文献下载
摘要：由上可知，本发明在传统的SRAM结构基础上，在下拉管漏极与上拉管漏极之间增加负载管，由于负载管的阈值为负电压，则在无软错误的情况下，负载管一直为导通状态，保持存储信息；在有软错误的情况下，本结构存在的负载管与冗余结构的反馈机制，可恢复存储信息，其中VDDI、VSSI电压可根据工艺与功耗要求动态调整。
一种冗余结构静态随机存储单元